數(shù)字顯示電路顯示出便于人們觀測(cè)、查看的十進(jìn)制數(shù)字。顯示譯碼器主要由譯碼器和驅(qū)動(dòng)器兩部分組成，通常這二者都集成在一塊芯片中。
2011-11-16 14:40:12
6578 138譯碼器的設(shè)置目的是為了實(shí)現(xiàn)IO復(fù)用，單片機(jī)上IO資源緊張，掛載的外設(shè)較多，為了解決這一矛盾，引入了138譯碼器單個(gè)138譯碼器能夠利用3個(gè)IO實(shí)現(xiàn)8路選擇（在邏輯上相當(dāng)于擴(kuò)展了5個(gè)IO），比賽
2022-01-12 07:25:11
一、3位二進(jìn)制數(shù)，可表達(dá)2^3=8種狀態(tài)，這是38譯碼器。本質(zhì)上它用較少的數(shù)據(jù)位（3bit）組合出（有叫指定）較多的數(shù)據(jù)（8種組合），我們把較少數(shù)據(jù)位的這種‘碼’換個(gè)名稱“地址”。
1、 38
2024-07-05 10:22:44
譯碼器1. 譯碼器定義譯碼器是一種用以檢測(cè)輸入位（碼）的特定組合是否存在，并以特定的輸出電平來指示這種特定碼的存在的數(shù)字電路?！稊?shù)字電子技術(shù)基礎(chǔ)系統(tǒng)方法》譯碼器的功能是將具有特定含義的二進(jìn)制碼
2021-12-07 09:37:27
這是譯碼器的一些資料。
2014-07-13 11:59:08
。TTL、CMOS又沒有現(xiàn)成譯碼器可用。故而用二極管搭建此特殊譯碼器，簡單、可靠低成本與現(xiàn)有系統(tǒng)親和度高。我的高一級(jí)的產(chǎn)品顯示部分用的是人機(jī)界面。
2016-11-17 09:40:39
將譯碼器的使能端看做輸入端、譯碼器的輸入端看做地址端，則全譯碼器可作什么使用
2015-05-18 11:41:06
【摘要】：Viterbi譯碼器在通信系統(tǒng)中應(yīng)用非常普遍,針對(duì)采用DSP只能進(jìn)行相對(duì)較低速率的Vit-erbi譯碼的問題,人們開始采用FPGA實(shí)現(xiàn)高速率Viterbi譯碼。本文首先簡單描述了
2010-04-26 16:08:39
對(duì)不同的設(shè)計(jì)方法進(jìn)行分析和比較，選擇優(yōu)化的設(shè)計(jì)方法，利用VHDL分別設(shè)計(jì)（15，7）BCH碼的編碼器和譯碼器，并能夠?qū)刹糠诌M(jìn)行單獨(dú)仿真調(diào)試，實(shí)現(xiàn)其相應(yīng)的功能。
2012-05-10 11:36:06
在DIY的時(shí)候，有多元的選擇是最好的。不同品種，不同的廠家，可必免斷供，不同的型號(hào)可避免漲價(jià)打消制作的想法。在CPU或MCU中譯碼器器至關(guān)重要，多位譯碼器可使用74138多片聯(lián)級(jí)，4位譯碼器可選
2022-10-02 16:40:44
LDPC碼是近年來發(fā)展較快且日趨成熟的一種信道編碼方案，因其具有的優(yōu)越性能和實(shí)用價(jià)值而被人們認(rèn)知，但由于隨機(jī)結(jié)構(gòu)的LDPC碼編譯碼器硬件實(shí)現(xiàn)較為復(fù)雜，具有的準(zhǔn)循環(huán)特性QC_LDPC碼已成為IEEE802.11n(WiFi)、IEEE802.16e(WiMAX)、(DVB—S2)等眾多標(biāo)準(zhǔn)的信道編碼方案。
2019-09-30 07:19:45
如何利用VHDL實(shí)現(xiàn)線性分組碼編譯碼器的設(shè)計(jì)？
2021-04-28 06:41:40
硬件實(shí)現(xiàn)KEELOQ技術(shù)的加密過程HCS301跳碼編碼器的管腳及其功能TDH6301跳碼譯碼器的管腳及其功能HCS301的應(yīng)用電路
2021-04-08 06:11:11
本文通過對(duì)長BCH碼優(yōu)化方法的研究與討論，針對(duì)標(biāo)準(zhǔn)中二進(jìn)制BCH碼的特性，設(shè)計(jì)了實(shí)現(xiàn)該譯碼器的FPGA硬件結(jié)構(gòu)。
2021-06-15 09:23:27
BCH碼是目前最為常用的糾錯(cuò)碼之一，我國的數(shù)字電視廣播地面?zhèn)鬏敇?biāo)準(zhǔn)DTMB也使用了縮短的BCH碼作為前向糾錯(cuò)編碼的外碼。針對(duì)該BCH碼的特點(diǎn)，采用BM譯碼算法，設(shè)計(jì)了一種實(shí)時(shí)譯碼器。與其它設(shè)計(jì)方案
2021-05-25 07:04:32
本文研究了RS碼的實(shí)現(xiàn)方法，并基于Xilinx的FPGA芯片Spartan-6 XC6SLX45完成了RS編譯碼器的設(shè)計(jì)，同時(shí)對(duì)其進(jìn)行了仿真和在線調(diào)試，并給出了功能仿真圖和測(cè)試結(jié)果。時(shí)序仿真結(jié)果表明，該編譯碼器能實(shí)現(xiàn)預(yù)期功能。
2021-06-21 06:23:53
了一種合適的硬件實(shí)現(xiàn)結(jié)構(gòu)，因而在保證譯碼器較高性能和較快譯碼速度的情況下，以較低的硬件資源實(shí)現(xiàn)了兩種碼率的復(fù)用。
2019-08-23 07:22:50
基于FPGA的Turbo碼編譯碼器各模塊實(shí)現(xiàn)的 VHDL或verilog HDL程序。急求啊謝謝大神啦??！
2015-06-08 22:45:24
截短Reed-Solomon碼譯碼器的FPGA實(shí)現(xiàn)提出了一種改進(jìn)的BM算法，并在此基礎(chǔ)上提出了一種大量采用并行結(jié)構(gòu)的截短RS碼譯碼器的實(shí)現(xiàn)方式。驗(yàn)證表明，該算法能顯著提高基于FPGA的RS譯碼器
2009-09-19 09:39:43
截短Reed_Solomon碼譯碼器的FPGA實(shí)現(xiàn)提 出 了 一 種 改 進(jìn) 的 算 法 并 在 此 基 礎(chǔ) 上 提 出 了 一 種 大 量 采 用 并 行 結(jié) 構(gòu) 的 截 短 碼譯 碼 器 的 實(shí)
2012-08-11 15:50:06
譯碼器定義：把具有特定意義信息的二進(jìn)制代碼翻譯出來的過程稱為譯碼，實(shí)現(xiàn)譯碼操作的電路稱為譯碼器。
譯碼：編碼的逆過程，將編碼時(shí)賦予代碼的特定含義“翻譯”出來。
譯碼器：實(shí)現(xiàn)譯碼功能的電路。
2025-03-26 11:11:10
畢業(yè)設(shè)計(jì) 基于EDA的CMI碼編碼譯碼器的設(shè)計(jì)，共20頁，7505字 摘要 CMI碼是一種應(yīng)用于PCM四次群和光纖傳輸系統(tǒng)中的常用線路碼型，它具有碼變換設(shè)備簡單、便于時(shí)鐘提取、有一定的糾錯(cuò)能力
2009-03-25 13:19:20
求multisim數(shù)碼顯示譯碼器仿真?。。?！譯碼器是CC4511。。。。。我的調(diào)不太通，希望看看大神做的成品，參考一下！?。。?，很急！
2015-12-21 21:13:26
滾動(dòng)碼解碼芯片TDH6301資料下載內(nèi)容主要介紹了：TDH6301引腳功能TDH6301功能和特點(diǎn)TDH6301應(yīng)用范圍TDH6301應(yīng)用電路
2021-04-01 07:17:00
Turbo碼編碼器的FPGA實(shí)現(xiàn)Turbo碼譯碼器的FPGA實(shí)現(xiàn)Turbo碼編譯碼器的性能有哪些？
2021-05-07 06:06:23
編碼器和譯碼器一、 實(shí)驗(yàn)?zāi)康恼莆沼眠壿嬮T實(shí)現(xiàn)編碼器的方法掌握中規(guī)模集成電路編碼器和譯碼器的工作原理即邏輯功能掌握 74LS138 用作數(shù)據(jù)分配器的方法熟悉編碼器和譯碼器的級(jí)聯(lián)方法能夠利用譯碼器進(jìn)行
2021-07-30 07:41:16
設(shè)計(jì)一個(gè)虛擬3-8譯碼器，實(shí)現(xiàn)138譯碼器的功能
2012-05-15 15:16:39
設(shè)計(jì)一個(gè)虛擬3-8譯碼器，實(shí)現(xiàn)138譯碼器的功能！急急急{:soso_e183:}
2012-05-15 15:12:44
譯碼器/數(shù)據(jù)分配器
4.2.1 譯碼器的定義與功
2007-12-20 23:12:00
17
譯碼器、數(shù)據(jù)選擇器及應(yīng)用
2007-12-20 23:13:3585 ?
第4章
? 編碼器與譯碼器
2007-12-20 23:14:1857 19.4 譯碼器譯碼器的分類 1. 譯碼器 —輸入為非十進(jìn)制編碼, 輸出為十進(jìn)制編碼;2. 編碼器 —輸入為十進(jìn)制編碼, 輸
2008-09-27 13:04:230 最新汽車防盜系統(tǒng)中的跳碼芯片—TR1300/ TR1315宋秋明趙廣彤周湘峻摘要: TR1300/ TR1315 是美國MARCSTAR 公司最新推出的跳碼型編解碼芯片,和以前的固定編碼的編譯碼芯片相比,
2009-04-21 01:52:2765 TR1300/ TR1315是美國 MARCSTAR 公司最新推出的跳碼型編解碼芯片,和以前的固定編碼的編譯碼芯片相比,它每次發(fā)出的編碼是一種偽隨機(jī)碼,密碼不重復(fù)結(jié)合可達(dá)240,因此,安全性大大提高,本
2009-04-24 17:14:2722 針對(duì)LDPC碼與RS碼的串行級(jí)聯(lián)結(jié)構(gòu)，提出了一種基于Chase的聯(lián)合迭代譯碼方法。軟入軟出的RS譯碼器與LDPC譯碼器之間經(jīng)過多次信息傳遞，性能可以逼近最大似然譯碼。模擬結(jié)果顯示：
2009-05-12 21:47:2522 本文基于Altera的FPGA（StatixⅡ-EP2S30F484C3）架構(gòu)，實(shí)現(xiàn)了碼率為1/2，幀長為1008bits的規(guī)則（3,6）LDPC碼譯碼器。所采用的最小-和算法相對(duì)于傳統(tǒng)的和-積算法在不損失譯碼性能的前提下，
2009-06-06 14:12:2031 面向IEEE 802.16e 中 LDPC 碼，分析了各種譯碼算法的譯碼性能，歸一化最?。∟MS）算法具備較高譯碼性能和實(shí)現(xiàn)復(fù)雜度低的特點(diǎn)。提出一種基于部分并行方式的LDPC 譯碼器結(jié)構(gòu)，可以滿
2009-08-05 08:46:5924 基于對(duì)傳統(tǒng)Viterbi 譯碼器的分析和對(duì)改進(jìn)的Viterbi 算法理論的修正，提出了一種新的Viterbi 譯碼器的實(shí)現(xiàn)方法。通過對(duì)路徑度量值的深入分析和對(duì)回溯信息的重新編碼，在不增加硬
2009-08-13 10:43:1923 本文以CCSDS 推薦的7/8 碼率LDPC 碼為例，提出了一種適于高碼率LDPC 碼譯碼器的硬件結(jié)構(gòu)優(yōu)化方法。高碼率的LDPC 碼通常也伴隨著行重與列重的比例較高的問題。本方法是在拆分校驗(yàn)矩
2009-11-25 15:21:2526 基于TMS320C6416高性能通用DSP,實(shí)現(xiàn)了對(duì)AWGN信道的信噪比(SNR)估計(jì),并以此估計(jì)值設(shè)計(jì)了一種低密度奇偶校驗(yàn)(LDPC)碼的譯碼系統(tǒng);詳盡介紹了集成SNR估計(jì)的譯碼系統(tǒng)的實(shí)現(xiàn)方案和流程;仿真
2010-07-27 16:28:3211 針對(duì)固定碼長Turbo碼適應(yīng)性差的缺點(diǎn)，以LTE為應(yīng)用背景，提出了一種幀長可配置的Turbo編譯碼器的FPGA實(shí)現(xiàn)方案。該設(shè)計(jì)可以依據(jù)具體的信道環(huán)境和速率要求調(diào)節(jié)信息幀長，平衡譯碼性
2010-11-11 16:07:5926 譯碼器
譯碼是編碼的逆過程，即將某個(gè)二進(jìn)制翻譯成電路的某種狀態(tài)。實(shí)現(xiàn)譯碼操作的電路稱為譯碼器。
2008-09-27 12:59:0614199 
CD4511是一個(gè)用于驅(qū)動(dòng)共陰極 LED （數(shù)碼管）顯示器的 BCD 碼—七段碼譯碼器，特點(diǎn)如下：
具有BCD轉(zhuǎn)換、消隱和鎖存控制
2008-09-27 13:18:1278579 
數(shù)碼譯碼器的應(yīng)用:譯碼器課件ppt
2008-12-17 14:31:201218 
顯示譯碼器的應(yīng)用:
2008-12-17 14:35:061511 
變量譯碼器
一、 實(shí)驗(yàn)?zāi)康?
1． 掌握MSI組
2009-03-28 09:54:132322 
第十七講 譯碼器
6.4.1 二進(jìn)制譯碼器一、二進(jìn)制譯碼器 二、譯碼器CT74LS1381．邏輯圖。2．真值表。3．邏輯功能：4．
2009-03-30 16:22:269106 
譯碼器/數(shù)據(jù)分配器
一、譯碼器的定義及功能
譯碼是編碼的逆過程，它的功能是將具有特定含義的二進(jìn)制碼進(jìn)行辨別，并轉(zhuǎn)換成控制
2009-04-07 10:22:5318415 
譯碼器的定義及功能
譯碼是編碼的逆過程，它的功能是將具有特定含義的二進(jìn)制碼進(jìn)行辨別，并轉(zhuǎn)換成控制信號(hào)，具有譯碼功能的邏輯電路稱為譯碼器
2009-04-07 10:23:4220654 
集成電路譯碼器
1.74138集成譯碼器
上圖為常用的集成譯碼器74138，其功
2009-04-07 10:24:179768 
十六種字符譯碼器
2009-04-10 10:11:01838 
譯碼器,譯碼器是什么意思
譯碼器是組合邏輯電路的一個(gè)重要的器件，其可以分為：變量譯碼和顯示譯碼兩類?！ ∽兞?b class="flag-6" style="color: red">譯碼一
2010-03-08 16:32:185788 Turbo碼雖然具有優(yōu)異的譯碼性能，但是由于其譯碼復(fù)雜度高，譯碼延時(shí)大等問題，嚴(yán)重制約了Turbo碼在高速通信系統(tǒng)中的應(yīng)用。因此，如何設(shè)計(jì)一個(gè)簡單有效的譯碼器是目前Turb
2010-11-25 10:10:262379 
該文介紹了兩種Viterbi 譯碼器回溯譯碼算法，通過對(duì)這兩種算法硬件實(shí)現(xiàn)結(jié)構(gòu)上的優(yōu)化，給出了這兩種算法的FPGA 實(shí)現(xiàn)方法，比較了兩種實(shí)現(xiàn)方法的優(yōu)缺點(diǎn)。最后將其應(yīng)用在實(shí)際的Viter
2011-05-28 15:18:4833 本文設(shè)計(jì)實(shí)現(xiàn)了一種支持WIMAX標(biāo)準(zhǔn)的碼長、碼率可配置LDPC碼譯碼器，通過設(shè)計(jì)一種基于串行工作模式的運(yùn)算單元，實(shí)現(xiàn)了對(duì)該標(biāo)準(zhǔn)中所有碼率的支持
2011-06-08 09:52:172537 
本文設(shè)計(jì)的譯碼器，利用Tail-biting卷積碼的循環(huán)特性，采用固定延遲的算法與維特比算法結(jié)合,在FPGA上實(shí)現(xiàn)和驗(yàn)證，能達(dá)到135.78 MHz時(shí)鐘
2011-08-05 11:57:375426 
譯碼器的功能是將一種數(shù)碼變換成另一種數(shù)碼。譯碼器的輸出狀態(tài)是其輸入變量各種組合的結(jié)果。譯碼器的輸出既可以用于驅(qū)動(dòng)或控制系統(tǒng)其他部分。
2011-11-16 14:32:388556 
利用ME算法實(shí)現(xiàn)結(jié)構(gòu)設(shè)計(jì)了一種低資源占用率、低成本的高速RS譯碼器。邏輯綜合及仿真結(jié)果表明,基于Altera公司CycloneII系列FPGA的RS(255,239)譯碼器,工作時(shí)鐘達(dá)210 MHz,可滿足數(shù)據(jù)速率1.68 Gb
2011-12-15 17:23:2828 本文介紹了 RS[ 255, 223 ]編譯碼器的 FPGA設(shè)計(jì)和基于線形反饋移位寄存器的編碼器設(shè)計(jì) , 以及由伴隨式計(jì)算、關(guān)鍵方程求解、錢氏搜索、Forney算法等功能模塊組成的譯碼器。為了實(shí)現(xiàn)簡單
2012-05-22 10:43:4045 本軟件內(nèi)容為 電子工程師DIY：LED立方 中用到的74譯碼器的相關(guān)資料：74譯碼器數(shù)據(jù)表
2012-06-25 12:00:3199 介紹了符合CCSDS標(biāo)準(zhǔn)的RS（255，223）碼譯碼器的硬件實(shí)現(xiàn)結(jié)構(gòu)。譯碼器采用8位并行時(shí)域譯碼算法，主要包括了修正后的無逆BM迭代譯碼算法，錢搜索算法和Forney算法。采用了三級(jí)流水線結(jié)構(gòu)實(shí)現(xiàn)
2013-01-25 16:43:4668 動(dòng)態(tài)顯示-譯碼器片選實(shí)現(xiàn)【匯編版】動(dòng)態(tài)顯示-譯碼器片選實(shí)現(xiàn)【匯編版】動(dòng)態(tài)顯示-譯碼器片選實(shí)現(xiàn)【匯編版】
2015-12-29 15:51:290 動(dòng)態(tài)顯示-譯碼器片選實(shí)現(xiàn)【Ｃ語言】動(dòng)態(tài)顯示-譯碼器片選實(shí)現(xiàn)【Ｃ語言】動(dòng)態(tài)顯示-譯碼器片選實(shí)現(xiàn)【Ｃ語言】動(dòng)態(tài)顯示-譯碼器片選實(shí)現(xiàn)【Ｃ語言】
2015-12-29 15:51:360 截短Reed_Solomon碼譯碼器的FPGA實(shí)現(xiàn)
2016-05-11 11:30:1911 譯碼器及其應(yīng)用實(shí)驗(yàn)
2016-12-29 19:01:450 提出了RS編碼的實(shí)現(xiàn)方法，并對(duì)編碼進(jìn)行了時(shí)序仿真。仿真結(jié)果表明，該譯碼器可實(shí)現(xiàn)良好的糾錯(cuò)功能。 RS（ReedSolomon）碼是差錯(cuò)控制領(lǐng)域中的一種重要線性分組碼，既能糾正隨機(jī)錯(cuò)誤，又能糾正突發(fā)錯(cuò)誤，且由于其出色的糾錯(cuò)能力，已被NASA、ESA、CCSDS等空間組織接受
2017-10-17 11:21:3247 為了解決在RS譯碼中存在的譯碼過程復(fù)雜、譯碼速度慢和專用譯碼器價(jià)格高等問題，以RS（255，239）碼為例，采用了基于改進(jìn)的無求逆運(yùn)算的Berlekamp-Massey（ BM）迭代算法。結(jié)合FP
2017-11-07 15:27:0615 該文通過對(duì)低密度校驗(yàn)(LDPC)碼的編譯碼過程進(jìn)行分析，提出了一種基于FPGA 的LDPC 碼編譯碼器聯(lián)合設(shè)計(jì)方法，該方法使編碼器和譯碼器共用同一校驗(yàn)計(jì)算電路和復(fù)用相同的RAM 存儲(chǔ)塊，有效減少
2017-11-22 07:34:015142 
通過正確配置譯碼器的使能輸入端，可以將譯碼器的位數(shù)進(jìn)行擴(kuò)展。例如，實(shí)驗(yàn)室現(xiàn)在只有3線- 8線譯碼器（如74138），要求我{ ］實(shí)現(xiàn)一個(gè)4線-16線的譯碼器。該如何設(shè)計(jì)呢？圖1是其中的一種解決方案
2017-11-23 08:44:5336737 
1 引言 傳統(tǒng)編譯碼芯片如VD5026，VD5027，MCI45026，MCI45027等已經(jīng)在防盜、安全等系統(tǒng)得到廣泛的應(yīng)用，這些芯片簡單易用，但具有很大的缺陷：編碼量少而極易重碼;密碼長度短
2017-11-26 10:46:3417 本文首先介紹了譯碼器的定義與譯碼器的分類，其次介紹了譯碼器的作用和譯碼器的工作原理，最后介紹了譯碼器的邏輯功能。
2018-02-08 14:04:06117889 
本文主要介紹了譯碼器的分類和應(yīng)用。譯碼器指的是具有譯碼功能的邏輯電路，譯碼是編碼的逆過程，它能將二進(jìn)制代碼翻譯成代表某一特定含義的信號(hào)（即電路的某種狀態(tài)），以表示其原來的含義。譯碼器可以分為：變量
2018-04-04 11:51:1246169 
本應(yīng)用筆記的目的在于展示如何方便地使用 KEELOQ跳碼技術(shù)實(shí)現(xiàn)自動(dòng)跳碼密碼發(fā)生器 / 鍵盤。通過使用 PIC12C508，HCS300產(chǎn)生的跳碼密碼將被轉(zhuǎn)換為16進(jìn) 制數(shù)組成的字符串。這一字符串隨后通過鍵盤線傳送到 PC，這就好像依次按下了標(biāo)準(zhǔn) PC/AT ? 鍵盤的按鍵一 樣。
2018-06-22 09:25:000 的重視。基于準(zhǔn)循環(huán)LDPC（QC-LDPC）碼結(jié)構(gòu)特點(diǎn)，提出了一種支持多種碼率QC-LDPC 譯碼器的設(shè)計(jì)方法，并設(shè)計(jì)實(shí)現(xiàn)了一個(gè)能夠?qū)崟r(shí)自適應(yīng)支持三個(gè)不同H 陣的通用QC-LDPC 譯碼器。
2019-01-08 09:22:003920 
卷積碼是廣泛應(yīng)用于衛(wèi)星通信、無線通信等各種通信系統(tǒng)的信道編碼方式。Viterbi算法是一種最大似然譯碼算法。在碼的約束度較小時(shí)，它比其它概率譯碼算法效率更高、速度更快，譯碼器的硬件結(jié)構(gòu)比較簡單。隨著
2019-04-24 08:29:003647 
本文檔的主要內(nèi)容詳細(xì)介紹的是動(dòng)態(tài)數(shù)碼管動(dòng)態(tài)顯示數(shù)字不帶譯碼器和帶譯碼器的程序免費(fèi)下載。
2019-05-10 17:59:4424 ，是卷積碼的最佳譯碼方式，具有效率高、速度快等優(yōu)點(diǎn)。從工程應(yīng)用角度看，對(duì)Viterbi譯碼器的性能評(píng)價(jià)指標(biāo)主要有譯碼速度、處理時(shí)延和資源占用等。本文通過對(duì)Viterbi譯碼算法及卷積碼編碼網(wǎng)格圖特點(diǎn)的分析
2020-08-11 17:41:231393 
在無線通信系統(tǒng)中，可靠的數(shù)據(jù)傳輸是一個(gè)非常重要的論題。Turbo編碼得到逼近香農(nóng)限的譯碼性能，成為研究和應(yīng)用的熱點(diǎn)。Turbo碼的譯碼采用迭代運(yùn)算的方式，即將前級(jí)譯碼器的輸出作為外信息輸入到本級(jí)譯碼運(yùn)算，如此反復(fù)進(jìn)行直到達(dá)到相應(yīng)收斂度才結(jié)束譯碼。
2020-12-08 10:16:203880 
為塊準(zhǔn)循環(huán)結(jié)構(gòu)，從而能夠并行化處理譯碼算法的行與列操作。使用這個(gè)架構(gòu)，我們?cè)赬ilinx Virtex-5 LX330 FPGA上實(shí)現(xiàn)了（8176，7154）有限幾何LDPC碼的譯碼器，在15次迭代的條件下其譯碼吞吐量達(dá)到800Mbps。
2021-01-22 15:08:399 針對(duì)一類規(guī)則（r，c）-LDPC（low-density parity check）碼，提出了一種基于Turbo譯碼算法的高吞吐量存儲(chǔ)器效率譯碼器。與傳統(tǒng)的和積譯碼算法相比，Turbo譯碼算法對(duì)多個(gè)
2021-02-03 14:46:009 結(jié)構(gòu)化LDPC碼可進(jìn)行相應(yīng)擴(kuò)展通過對(duì)編譯碼算法，優(yōu)化編譯碼結(jié)構(gòu)進(jìn)行調(diào)整，降低了編譯碼囂硬件實(shí)現(xiàn)中的關(guān)鍵路徑遲延，并采用Xilinx公司的Virtex一4 VLX80 FPGA芯片實(shí)現(xiàn)了一個(gè)碼長10 240，碼率1／2的非正則結(jié)構(gòu)化LDPC碼編碼器和譯碼器。實(shí)現(xiàn)結(jié)果表明：該編碼器信息吞吐量為1．878 Gb／
2021-03-26 15:58:0012 給出了跳頻系統(tǒng)中 Turbo碼譯碼器的FPGA（ field programmable gate array）實(shí)現(xiàn)方案。譯碼器采用了MaxLog-map譯碼算法和模塊化的設(shè)計(jì)方法，可以對(duì)不同幀長
2021-04-01 11:21:465 本應(yīng)用筆記的目的在于展示如何方便地使用 KEELOQ跳碼技術(shù)實(shí)現(xiàn)自動(dòng)跳碼密碼發(fā)生器 / 鍵盤。通過使用PIC12C508，HCS300產(chǎn)生的跳碼密碼將被轉(zhuǎn)換為16進(jìn)制數(shù)組成的字符串。這一字符串隨后
2021-05-10 11:16:094 基于FPGA的800Mbps準(zhǔn)循環(huán)LDPC碼譯碼器
2021-06-08 10:31:3126 譯碼器1. 譯碼器定義譯碼器是一種用以檢測(cè)輸入位（碼）的特定組合是否存在，并以特定的輸出電平來指示這種特定碼的存在的數(shù)字電路?！稊?shù)字電子技術(shù)基礎(chǔ)系統(tǒng)方法》譯碼器的功能是將具有特定含義的二進(jìn)制碼
2021-11-24 12:21:029 38譯碼器文件資料
2022-06-06 14:23:074 一聽到三八譯碼器這個(gè)東西可能會(huì)感覺有點(diǎn)熟悉，其實(shí)在STC89C51系列單片機(jī)中，里面就有一個(gè)三八譯碼器，就是一開始的流水燈程序，LED0-7這八個(gè)LED！但是怎么在FPGA中實(shí)現(xiàn)三八譯碼器呢？其實(shí)很簡單。
2023-04-26 15:38:213895 
譯碼器的邏輯功能是將每個(gè)輸入的二進(jìn)制代碼譯成對(duì)應(yīng)的輸出的高、低電平信號(hào)。常用的譯碼器電路有二進(jìn)制譯碼器、二--進(jìn)制譯碼器和顯示譯 碼器。譯碼為編碼的逆過程。它將編碼時(shí)賦予代碼的含義“翻譯”過來。實(shí)現(xiàn)
2023-04-26 15:39:408344 
輸入：二進(jìn)制代碼，有n個(gè)；
輸出：2^n 個(gè)特定信息。
1.譯碼器電路結(jié)構(gòu)
以2線— 4線譯碼器為例說明
2線— 4線譯碼器的真值表為:
2023-04-30 16:29:007800 
譯碼器
要把二進(jìn)制碼還原成十進(jìn)制數(shù)就要用譯碼器。它也是由門電路組成的，現(xiàn)在也有集成化產(chǎn)品供選用。
2023-04-30 16:31:003722 
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評(píng)論