Global Foundries 12nm工藝的3D封裝安謀芯片面世
根據(jù)外媒Tom“s Hardware的報(bào)道， GlobalFoundries （格羅方德）本周宣布，已經(jīng)使用其12nm FinFET工藝成功制成了高性能的3D Arm芯片。
格羅方德表示：“這些高密度的3D芯片將為計(jì)算應(yīng)用，如AI/ML（人工智能和機(jī)器學(xué)習(xí)）以及高端消費(fèi)級(jí)移動(dòng)和無(wú)線(xiàn)解決方案，帶來(lái)新的性能和能源效率。”
據(jù)報(bào)道，格羅方德和Arm這兩家公司已經(jīng)驗(yàn)證了3D設(shè)計(jì)測(cè)試（DFT）方法，使用的是格羅方德的混合晶圓對(duì)晶圓鍵合。這項(xiàng)技術(shù)每平方毫米可支持多達(dá)100萬(wàn)個(gè)3D連接，使其具有高度可擴(kuò)展性，并有望為12nm 3D芯片提供更長(zhǎng)的使用壽命。
對(duì)于3D封裝技術(shù)，英特爾去年宣布了其對(duì)3D芯片堆疊的研究，AMD也談到了在其芯片上疊加3D DRAM和SRAM的方案。
聲明：本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題，請(qǐng)聯(lián)系本站處理。
舉報(bào)投訴
-
芯片
+關(guān)注
關(guān)注
463文章
54007瀏覽量
465949 -
Global Foundries
+關(guān)注
關(guān)注
0文章
7瀏覽量
5728
原文標(biāo)題：電子工程師必備的八大技能，你第幾級(jí)了？
文章出處：【微信號(hào)：EngicoolArabic，微信公眾號(hào)：電子工程技術(shù)】歡迎添加關(guān)注！文章轉(zhuǎn)載請(qǐng)注明出處。
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
熱點(diǎn)推薦
2D、2.5D與3D封裝技術(shù)的區(qū)別與應(yīng)用解析
半導(dǎo)體封裝技術(shù)的發(fā)展始終遵循著摩爾定律的延伸與超越。當(dāng)制程工藝逼近物理極限，先進(jìn)封裝技術(shù)成為延續(xù)芯片性能提升的關(guān)鍵路徑。本文將從技術(shù)原理、典型結(jié)構(gòu)和應(yīng)用場(chǎng)景三個(gè)維度，系統(tǒng)剖析2
光計(jì)算芯片面世了，但怎么給它“灌入靈魂”？
上海交大LightGen全光計(jì)算芯片面世，展現(xiàn)顛覆性算力潛力，但傳統(tǒng)測(cè)試燒錄方式無(wú)法適配，其產(chǎn)業(yè)化遇后端關(guān)鍵瓶頸。這類(lèi)計(jì)算“新物種”的“燒錄”已轉(zhuǎn)為物理調(diào)諧，面臨接口非標(biāo)、參數(shù)耦合敏感、驗(yàn)證方式變革
淺談2D封裝，2.5D封裝，3D封裝各有什么區(qū)別？
集成電路封裝技術(shù)從2D到3D的演進(jìn)，是一場(chǎng)從平面鋪開(kāi)到垂直堆疊、從延遲到高效、從低密度到超高集成的革命。以下是這三者的詳細(xì)分析：
3D封裝架構(gòu)的分類(lèi)和定義
3D封裝架構(gòu)主要分為芯片對(duì)芯片集成、封裝對(duì)封裝集成和異構(gòu)集成三大類(lèi)，分別采用TSV、TCB和混合
【海翔科技】玻璃晶圓 TTV 厚度對(duì) 3D 集成封裝可靠性的影響評(píng)估
一、引言
隨著半導(dǎo)體技術(shù)向小型化、高性能化發(fā)展，3D 集成封裝技術(shù)憑借其能有效提高芯片集成度、縮短信號(hào)傳輸距離等優(yōu)勢(shì)，成為行業(yè)發(fā)展的重要方向 。玻璃晶圓因其良好的光學(xué)透明性、化學(xué)穩(wěn)定性及機(jī)械強(qiáng)度
Socionext推出3D芯片堆疊與5.5D封裝技術(shù)
、3D及5.5D的先進(jìn)封裝技術(shù)組合與強(qiáng)大的SoC設(shè)計(jì)能力，Socionext將提供高性能、高品質(zhì)的解決方案，助力客戶(hù)實(shí)現(xiàn)創(chuàng)新并推動(dòng)其業(yè)務(wù)增長(zhǎng)。
玩轉(zhuǎn) KiCad 3D模型的使用
“ ?本文將帶您學(xué)習(xí)如何將 3D 模型與封裝關(guān)聯(lián)、文件嵌入，講解 3D 查看器中的光線(xiàn)追蹤，以及如何使用 CLI 生成 PCBA 的 3D 模型。? ” ? 在日常的 PCB 設(shè)計(jì)中，
【「AI芯片：科技探索與AGI愿景」閱讀體驗(yàn)】+半導(dǎo)體芯片產(chǎn)業(yè)的前沿技術(shù)
閃存。
現(xiàn)在應(yīng)用于邏輯芯片，還在起步階段。
2）3D堆疊技術(shù)面臨的挑戰(zhàn)
3D堆疊技術(shù)面臨最大挑戰(zhàn)是散熱問(wèn)題。
3）3D堆疊技術(shù)的AI
發(fā)表于 09-15 14:50
3D封裝的優(yōu)勢(shì)、結(jié)構(gòu)類(lèi)型與特點(diǎn)
時(shí)，摩爾定律的進(jìn)一步發(fā)展遭遇瓶頸。傳統(tǒng) 2D 封裝因互連長(zhǎng)度較長(zhǎng)，在速度、能耗和體積上難以滿(mǎn)足市場(chǎng)需求。在此情況下，基于轉(zhuǎn)接板技術(shù)的 2.5D 封裝，以及基于引線(xiàn)互連和 TSV 互連
3D 共聚焦顯微鏡 | 芯片制造光刻工藝的表征應(yīng)用
光刻工藝是芯片制造的關(guān)鍵步驟，其精度直接決定集成電路的性能與良率。隨著制程邁向3nm及以下，光刻膠圖案三維結(jié)構(gòu)和層間對(duì)準(zhǔn)精度的控制要求達(dá)納米級(jí)，傳統(tǒng)檢測(cè)手段難滿(mǎn)足需求。光子灣3D共聚焦
Chiplet與3D封裝技術(shù)：后摩爾時(shí)代的芯片革命與屹立芯創(chuàng)的良率保障
在摩爾定律逐漸放緩的背景下，Chiplet（小芯片）技術(shù)和3D封裝成為半導(dǎo)體行業(yè)突破性能與集成度瓶頸的關(guān)鍵路徑。然而，隨著芯片集成度的提高，氣泡缺陷成為影響
一文詳解多芯片封裝技術(shù)
多芯片封裝在現(xiàn)代半導(dǎo)體領(lǐng)域至關(guān)重要，主要分為平面多芯片封裝和多芯片堆疊封裝。多
3D閃存的制造工藝與挑戰(zhàn)
3D閃存有著更大容量、更低成本和更高性能的優(yōu)勢(shì)，本文介紹了3D閃存的制造工藝與挑戰(zhàn)。
3D封裝與系統(tǒng)級(jí)封裝的背景體系解析介紹
3D封裝與系統(tǒng)級(jí)封裝概述 一、引言：先進(jìn)封裝技術(shù)的演進(jìn)背景 隨著摩爾定律逐漸逼近物理極限，半導(dǎo)體行業(yè)開(kāi)始從單純依賴(lài)制程微縮轉(zhuǎn)向封裝技術(shù)創(chuàng)新。
工商網(wǎng)監(jiān)
評(píng)論