從英特爾所揭露的技術資料可看出，Foveros本身就是一種3D IC技術，透過硅穿孔(Through-Silicon Via, TSV)技術與微凸塊(micro-bumps)搭配，把不同的邏輯芯片堆疊起來。

其架構概念就是在一塊基礎的運算微芯片(compute chiplet)上，以TSV加上微凸塊的方式，堆疊其他的運算晶粒(die)和微芯片(chiplets)，例如GPU和記憶體，甚至是RF元件等，最后再把整個結構打包封裝。

而英特爾目前所使用的制程已達到10納米，預計也可以順利推進至7納米，也此透過此3D封裝技術，將可在單一芯片中達成絕佳的運算效能，并持續(xù)推進摩爾定律。

英特爾更特別把此技術稱為「臉貼臉(Face-to-Face)」的封裝，強調它芯片對芯片封裝的特點。而要達成此技術，TSV與微凸塊(μbumps)的先進制程技術就是關鍵，尤其是凸塊接點的間距(pitch)僅有約36微米(micron)，如何透過優(yōu)異的打線流程來達成，就非?？简炗⑻貭柕纳a技術了。

圖六: Foveros的TSV與微凸塊疊合示意(source: intel)

但是英特爾也指出，Foveros技術仍存在三個挑戰(zhàn)，分別為散熱、供電、以及良率。由于多芯片的堆疊，勢必會大幅加大熱源密度;而上下層邏輯芯片的供電性能也會受到挑戰(zhàn);而如何克服上述的問題，并在合理的成本內進行量產供貨，則是最后的一道關卡。

依照英特爾先前發(fā)布的時程，「Lakefield」處理器應該會在今年稍晚推出，但由于英特爾沒有在COMPUTEX更新此一產品的進度，是否能順利推出仍有待觀察。