今天，在最先進(jìn)的電子電路中找到故障正變得越來越難。除了更加復(fù)雜（并且因此一些高得多的潛在故障源），小幾何尺寸讓開發(fā)人員越來越難查明故障。下面是北京海洋興業(yè)科技股份有限公司進(jìn)行測量的例子。

1、任務(wù)

一個(gè)新的干擾發(fā)生器抗擾度試驗(yàn)的控制單元是檢查的對象。該電路板包括液晶顯示器（+控制器）、μC（142 引腳
TQFP）、FPGA（100 引腳
TQFP）、接口模塊、無源器件（如
SMD 0603）和各種控制元件（旋轉(zhuǎn)編碼器，按鈕，開關(guān)）。此外，在電路板承載的
USB 插座，連接器用于將隨后由發(fā)生器和電源輸入來產(chǎn)生的電壓。由于成本原因，電路板被設(shè)計(jì)成具有
200 微米特征尺寸的雙層系統(tǒng)。沒有連續(xù)的
GND 層。該總線/線放在兩個(gè)層次。控制單元向發(fā)生器單元的接近導(dǎo)致高抗干擾要求。

根據(jù)
DIN EN 61000-4-2，功能故障發(fā)生在第一次
ESD 測試中。干擾脈沖（接觸放電）連接到電路板的接地系統(tǒng)后，微控制器出現(xiàn)故障，通過跳動信號故障和定格顯示變得明顯。這種故障發(fā)生在不同的電壓（2.4kV-4kV）取決于靜電靜電槍的位置（連接點(diǎn)和角）。顯然抗擾水平必須提高。

2、耦合機(jī)制

如圖
1 所示是兩種電電位耦合機(jī)制，通過該干擾可能到達(dá)電路板重要區(qū)域：磁耦合和電耦合。當(dāng)使用
ESD 靜電槍耦合擾動到模塊時(shí)，區(qū)別在： 磁耦合期間，干擾電流流過電路板，并產(chǎn)生磁性，這反過來又可能在導(dǎo)體回路感應(yīng)電壓。這些電壓可能導(dǎo)致兩種不同類型的問題：感應(yīng)電壓既可以視為由該電路的輸入邏輯信號，又可視為它驅(qū)動擾動電流，這會在控制電路的其它部分引起問題。

電耦合也可引起干擾。電場電容耦合到電路板的線路網(wǎng)絡(luò)或組件。所得位移電流可能反過來以兩種不同的方式影響系統(tǒng)：位移電流可能導(dǎo)致在電阻器上的電壓降（反抗
VSS 或
VDD），這再次被認(rèn)為是一個(gè)邏輯信號，或在類似于磁耦合引起的電路其他部分感應(yīng)電壓。干擾必須被施加到選擇的各個(gè)線路（例如，在總線系統(tǒng)）和/或它們的通孔或單個(gè)
IC 引腳以查明易敏感模塊組件。在微米范圍內(nèi)的電路和特征尺寸的一體化的上述高層導(dǎo)致對干擾源的機(jī)械分辨率越來越高的要求。

由于功能故障和抗擾水平知道，合適的可能性必須找到以提高系統(tǒng)的抗干擾性能。

在合規(guī)測試中，故障范圍可能縮小到控制器。但它仍然必須確定它的精確引腳是完全負(fù)責(zé)事故。這是絕對必要的，因?yàn)闆]有適當(dāng)?shù)姆粗拼胧ㄗ枞?IC 引腳，掩蓋易敏感線）本來可以有效地采取。

一種類似
ESD 干擾不得不被單獨(dú)地應(yīng)用到每個(gè)引腳來識別易敏感線/ IC 管腳。ESD 靜電槍不能再使用有以下幾個(gè)原因：電磁兼容 https://www.gooxian.com/newsinfo/1514.html

—對于單個(gè)
IC 引腳，這些脈沖太強(qiáng)，這很容易損壞電路。

—由
ESD 靜電槍發(fā)出的場可以影響電路的其他部分，從而阻礙顯著具體的故障定位。

—機(jī)械尺寸使它幾乎是不可能的連接到個(gè)別引腳無短路鄰近的引腳。

—由于線密度，有受限接入到地面系統(tǒng)周圍的電路使得難以連接到基準(zhǔn)線。

4 路徑

E 或 B 場源常常用于局部注入干擾。但是，在目前的情況下其選擇性是不充分的，并且使它們更小似乎是不明智的。這將大大減少在 E 場源的電極和相應(yīng)的電路板結(jié)構(gòu)/元件包之間的耦合電容，以致于所得的干擾脈沖不足以產(chǎn)生被之前注意到的故障。

開發(fā)一種新的干擾發(fā)生器來避免這個(gè)問題。它產(chǎn)生邊沿陡峭的干擾脈沖（1.2kV/1.8 ns 上升時(shí)間），它可以通過內(nèi)部電容（10 pF）耦合到被測設(shè)備中?？梢哉{(diào)節(jié)極性和強(qiáng)度。例如，可更換的針電極被用于連接引腳。

這一原理有幾個(gè)優(yōu)點(diǎn)：

—要施加到該干擾具有結(jié)構(gòu)之間的耦合電容和場源總是相同（不再取決于距離）。

—高度集成的電路封裝（TQFP）的引腳可以單獨(dú)地連接。

—與小結(jié)構(gòu)相對的耦合電容增加。

—電路可以在應(yīng)用程序進(jìn)行測試。

由于在附近的一個(gè)真正的測試模塊的信號，連接到脈沖發(fā)生器沒有足夠短接地是可行的，設(shè)計(jì)發(fā)生器以致使耦合到測試設(shè)備的電容是足夠的。場源的脈沖形狀最早在 50Ω 系統(tǒng)檢查，用 1 GHz 的示波器，以確保由脈沖電壓源產(chǎn)生的干擾足夠大來干擾系統(tǒng)。

測量表明，產(chǎn)生的 8 V 脈沖是強(qiáng)到足以引起與 IC 的干擾，盡管電容電流返回路徑（振幅和曲線形狀取決于測量裝置，例如，干擾被注入高阻抗的輸入或驅(qū) 動器輸出）。干擾脈沖逐一施加到這種測量設(shè)置的每個(gè) IC 引腳。最低脈沖頻度最初選擇

在正極性。在第一次測試時(shí)，無功能故障可能被發(fā)現(xiàn)。之后逐漸增加頻度，如與ESD 靜電槍合規(guī)測試同樣的故障模式出現(xiàn)了?？刂破骺梢宰鞒鲇神詈系?20 線路中的 2 條線路引起的事故，這通向控制單元。只有兩個(gè)修改最初認(rèn)為是潛在的應(yīng)對措施：對地阻塞電容器的安裝和芯片電感的安裝/在控制單元和控制器之間的線電阻。安裝兩個(gè) 10 pF 的 0402 電容后，P23 又被應(yīng)用到所有引腳。該故障并沒有重新出現(xiàn)。

然后用 ESD 靜電槍的合規(guī)測試重復(fù)。很明顯，導(dǎo)致在兩個(gè)測試的故障是相互關(guān)聯(lián)的?？箶_水平提高到 4.8kV。

5 結(jié)論

設(shè)備抗擾度測試期間發(fā)生的干擾可以模擬，并且特別敏感的電路部件（IC引腳/線路）可以通過局部耦合成單獨(dú)的線或 IC 的引腳進(jìn)行標(biāo)識。分析故障原因變得更容易，并且開發(fā)人員可以得到一個(gè)底部的故障要快得多。