最佳PCB設(shè)計方法：在基于元件封裝選擇時需要考慮的六件事。本文中的所有例子都是用Multisim設(shè)計環(huán)境開發(fā)的，不過即使使用不同的EDA工具，同樣的概念仍然適用。

1.考慮元件封裝的選擇

在整個原理圖繪制階段，就應(yīng)該考慮需要在版圖階段作出的元件封裝和焊盤圖案決定。下面給出了在根據(jù)元件封裝選擇元件時需要考慮的一些建議。

記住，封裝包括了元件的電氣焊盤連接和機械尺寸（X、Y和Z），即元件本體的外形以及連接PCB的引腳。在選擇元件時，需要考慮最終PCB的頂層和底層可能存在的任何安裝或包裝限制。一些元件（如有極性電容）可能有高度凈空限制，需要在元件選擇過程中加以考慮。在最初開始設(shè)計時，可以先畫一個基本的電路板外框形狀，然后放置上一些計劃要使用的大型或位置關(guān)鍵元件（如連接器）。這樣，就能直觀快速地看到（沒有布線的）電路板虛擬透視圖，并給出相對精確的電路板和元器件的相對定位和元件高度。這將有助于確保PCB經(jīng)過裝配后元件能合適地放進外包裝（塑料制品、機箱、機框等）內(nèi)。從工具菜單中調(diào)用三維預(yù)覽模式即可瀏覽整塊電路板。

焊盤圖案顯示了PCB上焊接器件的實際焊盤或過孔形狀。PCB上的這些銅圖案還包含有一些基本的形狀信息。焊盤圖案的尺寸需要正確才能確保正確的焊接，并確保所連元件正確的機械和熱完整性。在設(shè)計PCB版圖時，需要考慮電路板將如何制造，或者是手工焊接的話，焊盤將如何焊接?；亓骱福ê竸┰谑芸氐母邷貭t中熔化）可以處理種類廣泛的表貼器件（SMD）。波峰焊一般用來焊接電路板的反面，以固定通孔器件，但也可以處理放置在PCB背面的一些表貼元件。通常在采用這種技術(shù)時，底層表貼器件必須按一個特定的方向排列，而且為了適應(yīng)這種焊接方式，可能需要修改焊盤。

在整個設(shè)計過程中可以改變元件的選擇。在設(shè)計過程早期就確定哪些器件應(yīng)該用電鍍通孔（PTH）、哪些應(yīng)該用表貼技術(shù)（SMT）將有助于PCB的整體規(guī)劃。需要考慮的因素有器件成本、可用性、器件面積密度和功耗等等。從制造角度看，表貼器件通常要比通孔器件便宜，而且一般可用性較高。對于中小規(guī)模的原型項目來說，最好選用較大的表貼器件或通孔器件，不僅方便手工焊接，而且有利于查錯和調(diào)試過程中更好的連接焊盤和信號。

如果數(shù)據(jù)庫中沒有現(xiàn)成的封裝，一般是在工具中創(chuàng)建定制的封裝。

2.使用良好的接地方法

確保設(shè)計具有足夠的旁路電容和地平面。在使用集成電路時，確保在靠近電源端到地（最好是地平面）的位置使用合適的去耦電容。電容的合適容量取決于具體應(yīng)用、電容技術(shù)和工作頻率。當(dāng)旁路電容放置在電源和接地引腳之間、并且靠近正確的IC引腳擺放時，可以優(yōu)化電路的電磁兼容性和易感性。

3.分配虛擬元件封裝

打印一份材料清單（BOM）用于檢查虛擬元件。虛擬元件沒有相關(guān)的封裝，不會傳送到版圖階段。創(chuàng)建一份材料清單，然后查看設(shè)計中的所有虛擬元件。唯一的條目應(yīng)該是電源和地信號，因為它們被認(rèn)為是虛擬元件，只在原理圖環(huán)境中進行專門的處理，不會傳送到版圖設(shè)計。除非用于仿真目的，在虛擬部分顯示的元件都應(yīng)該用具有封裝的元件替代。

4.確保您有完整的材料清單數(shù)據(jù)

檢查材料清單報告中是否有足夠完整的數(shù)據(jù)。在創(chuàng)建出材料清單報告后，要進行仔細檢查，對所有元件條目中不完整的器件、供應(yīng)商或制造商信息補充完整。

5.根據(jù)元件標(biāo)號進行排序

為了有助于材料清單的排序和查看，確保元件標(biāo)號是連續(xù)編號的。

6.檢查多余的門電路

一般來說，所有多余門的輸入都應(yīng)該有信號連接，避免輸入端懸空。確保您檢查了所有多余的或遺漏的門電路，并且所有沒有連線的輸入端都完全連上了。在一些情況下，如果輸入端處于懸浮狀態(tài)，整個系統(tǒng)都不能正確工作。就拿設(shè)計中經(jīng)常使用的雙運放來說。如果雙路運放IC元件中只用了其中一個運放，建議要么把另一個運放也用起來，要么將不用的運放的輸入端接地，并且布放一個合適的單位增益（或其它增益）反饋網(wǎng)絡(luò)，從而確保整個元件能正常工作。

在某些情況下，存在懸浮引腳的IC可能無法正常工作在指標(biāo)范圍內(nèi)。通常只有當(dāng)IC器件或同一器件中的其它門不是工作在飽和狀態(tài)輸入或輸出接近或處于元件電源軌時，這個IC工作時才能滿足指標(biāo)要求。仿真通常不能捕捉到這種情況，因為仿真模型一般不會將IC的多個部分連接在一起用于建模懸浮連接效應(yīng)。

責(zé)任編輯：ct