不久之前，數(shù)字信號處理（DSP）就像是一些“神秘藝術(shù)大師”所做的副業(yè)活動，并且對于相對較少的設計感興趣。最近，我們已經(jīng)看到在這個領(lǐng)域出現(xiàn)了驚人的增長，以至于找到一個至少不具備某些DSP功能的數(shù)字系統(tǒng)變得越來越困難。

關(guān)于DSP算法的設計和實現(xiàn)，該過程的第一步是讓DSP架構(gòu)師在高抽象層次上探索和分析它們。這幾乎總是使用MathWorks公司的事實上的行業(yè)標準Matlab和/或Simulink環(huán)境來執(zhí)行。對于目標實現(xiàn)技術(shù)涉及ASIC的設計環(huán)境，Matlab通常占據(jù)制高點。相比之下，我現(xiàn)在明白Simulink是當今大多數(shù)設計環(huán)境中使用的FPGA，其中FPGA是目標實現(xiàn)技術(shù)。

后來，當涉及到實際實現(xiàn)這些算法時，我們有兩種主要方式?？赡軙x擇：軟件或硬件。在軟件實現(xiàn)的情況下，我們可能決定用C/C ++和/或匯編代碼表示小的scamps，將這些表示編譯和/或組裝到機器代碼中，并在通用微處理器上運行這個機器代碼或者專用數(shù)字信號處理器。

在代碼中表示算法的主要優(yōu)點是，它提供了極大的靈活性，因為它相對容易進行修改。缺點是微處理器和數(shù)字信號處理器都是馮·諾依曼型機器，這意味著他們花費了大量的時間（以及功率和硅片空間）讀取和解碼指令;獲取和處理數(shù)據(jù);然后存儲結(jié)果。

另一種方法是使用ASIC和＆＃151;直接在硬件中實現(xiàn)算法（如邏輯門/功能和寄存器）。最近＆＃151; FPGA中。傳統(tǒng)上，該實現(xiàn)過程依賴于在抽象的寄存器傳輸級別（RTL）上手動重新編碼算法。悲傷，就涉及，出現(xiàn)了通常被抽象的分離誰制定的算法和設計工程師誰的任務是它們的物理實現(xiàn)（圖1）DSP建筑師墻。

圖1＆＃151;抽象墻將DSP架構(gòu)師和設計工程師分開。

為了突破這一障礙，有許多公司采用了各種有趣的解決方案。到目前為止，大多數(shù)這些解決方案都涉及某種形式的語言翻譯或IP塊實例化。然而，到目前為止，大多數(shù)這些選項還沒有在Matlab/Simulink域中工作的DSP架構(gòu)師和在實現(xiàn)域中工作的硬件設計工程師之間進行明確的交接。事實上，我們經(jīng)常最終會遇到最糟糕的情況，需要用戶成為這兩個領(lǐng)域的專家，這樣的人很少而且很遠！

真正的DSP合成＆＃151;我們是否希望？

當然，Synplicity的員工以其以FPGA為中心的合成技術(shù)而聞名。因此，您只能想象我的驚喜和喜悅，聽到他們的新Synplify DSP產(chǎn)品，他們告訴我，它提供了世界上第一個真正的DSP綜合解決方案。

這個想法是Synplicity提供獨立于架構(gòu)的，與供應商無關(guān)的塊集（庫），用于Simulink。為了有助于量化過程（將初始浮點表示轉(zhuǎn)換為它們的定點對應物），這些庫元素中的每一個都支持自動數(shù)據(jù)類型傳播。這意味著用戶只需要為所選信號指定定點數(shù)據(jù)類型（有符號，無符號）和位寬;然后，導出的值將自動傳播到整個設計中。

但關(guān)鍵點在于，與傳統(tǒng)的IP模塊集解決方案不同，該庫保持了DSP架構(gòu)師在純算法級別的切入點。也就是說，架構(gòu)師不需要定義任何低級實現(xiàn)決策，例如內(nèi)部存儲是基于FIFO，寄存器還是內(nèi)存。相反，架構(gòu)師需要關(guān)注的唯一參數(shù)是高級屬性，例如濾波器系數(shù)和增益要求。

這意味著生成的Simulink表示沒有任何架構(gòu)含義，因此提供了最合適的交接指向硬件設計工程師。這些工程師只需告知Synplify DSP綜合引擎目標FPGA架構(gòu)，與系統(tǒng)相關(guān)的所需采樣率以及設計的速度要求。

Synplify DSP然后評估所有不同的可能解決方案，以實現(xiàn)最佳實施，并根據(jù)提供的區(qū)域/時序限制生成適當?shù)腞TL。此外，由于Synplify DSP具有架構(gòu)意識，因此它作為輸出生成的RTL被“調(diào)整”，以便為目標器件提供最佳解決方案（圖2）。

圖2＆＃151; DSP Synthesis彌合了域之間的差距。

Synplify DSP執(zhí)行系統(tǒng)級優(yōu)化技術(shù)，如重定時，資源分配，調(diào)度（折疊），多通道化和架構(gòu)選擇。在此上下文中，“折疊”是指采用與數(shù)據(jù)路徑相關(guān)聯(lián)的操作并將這些操作折疊到以較高速率操作的較少資源上。

例如，考慮一個具有100個抽頭（級）運行頻率為1 MHz的FIR濾波器。每個抽頭都有一個相關(guān)的乘法器和加法器函數(shù)。與使用100個乘法器和100個以1 MHz運行的加法器相反，可以僅使用一個乘法器和一個以100 MHz運行的加法器創(chuàng)建等效濾波器，中間結(jié)果存儲在存儲器中。

在多通道化的情況下，考慮一個視頻信號，其中需要在紅色，綠色和藍色通道上執(zhí)行相同的DSP操作。在這種情況下，用戶只需識別一個通道，并指示Synplify DSP將其用于多個信號（如果可以）。如果采樣率與系統(tǒng)時鐘相比足夠低，則綜合引擎將自動識別其他通道，并將多通道化技術(shù)應用于它們。

嗯，我不了解你，但我‘印象深刻。如果Synplify DSP公司聲稱Synplify DSP能夠完成其中一半的工作，那么它將成為任何DSP設計團隊的一個非常有價值的補充，它當然值得一個官方的“酷豆”。直到下一次，有一個好的！

Clive（Max）Maxfield是Techbites Interactive的總裁，Techbites Interactive是一家專注于高科技的營銷咨詢公司。 Bebop的作者是布爾布吉（電子非常規(guī)指南）和EDA的合著者：電子開始的地方，Max曾被一位沒有提示，脅迫或報酬的名人稱為“半導體設計專家”無論如何。