信號(hào)完整性 （SI） 問(wèn)題解決得越早，設(shè)計(jì)的效率就越高，從而可避免在電路板設(shè)計(jì)完成之后才增加端接器件。 SI 設(shè)計(jì)規(guī)劃的工具和資源不少，本文探索信號(hào)完整性的核心議題以及解決 SI 問(wèn)題的幾種方法，在此忽略設(shè)計(jì)過(guò)程的技術(shù)細(xì)節(jié)。

1 、 SI 問(wèn)題的提出

隨著 IC 輸出開(kāi)關(guān)速度的提高，不管信號(hào)周期如何，幾乎所有設(shè)計(jì)都遇到了信號(hào)完整性問(wèn)題。即使過(guò)去你沒(méi)有遇到 SI 問(wèn)題，但是隨著電路工作頻率的提高，今后一定會(huì)遇到信號(hào)完整性問(wèn)題。 信號(hào)完整性問(wèn)題主要指信號(hào)的過(guò)沖和阻尼振蕩現(xiàn)象，它們主要是 IC 驅(qū)動(dòng)幅度和跳變時(shí)間的函數(shù)。也就是說(shuō)，即使布線(xiàn)拓?fù)浣Y(jié)構(gòu)沒(méi)有變化，只要芯片速度變得足夠快，現(xiàn)有設(shè)計(jì)也將處于臨界狀態(tài)或者停止工作。我們用兩個(gè)實(shí)例來(lái)說(shuō)明信號(hào)完整性設(shè)計(jì)是不可避免的。

2 、設(shè)計(jì)前的準(zhǔn)備工作

在設(shè)計(jì)開(kāi)始之前，必須先行思考并確定設(shè)計(jì)策略，這樣才能指導(dǎo)諸如元器件的選擇、工藝選擇和電路板生產(chǎn)成本控制等工作。就 SI 而言，要預(yù)先進(jìn)行調(diào)研以形成規(guī)劃或者設(shè)計(jì)準(zhǔn)則，從而確保設(shè)計(jì)結(jié)果不出現(xiàn)明顯的 SI 問(wèn)題、串?dāng)_或者時(shí)序問(wèn)題

3 、電路板的層疊

某些項(xiàng)目組對(duì) PCB 層數(shù)的確定有很大的自主權(quán)，而另外一些項(xiàng)目組卻沒(méi)有這種自主權(quán)，因此，了解你所處的位置很重要。與制造和成本分析工程師交流可以確定電路板的層疊誤差，這時(shí)還是發(fā)現(xiàn)電路板制造公差的良機(jī)

4 、串?dāng)_和阻抗控制

來(lái)自鄰近信號(hào)線(xiàn)的耦合將導(dǎo)致串?dāng)_并改變信號(hào)線(xiàn)的阻抗。相鄰平行信號(hào)線(xiàn)的耦合分析可能決定信號(hào)線(xiàn)之間或者各類(lèi)信號(hào)線(xiàn)之間的“安全”或預(yù)期間距 （ 或者平行布線(xiàn)長(zhǎng)度 ） 。

5 、重要的高速節(jié)點(diǎn)

延遲和時(shí)滯是時(shí)鐘布線(xiàn)必須考慮的關(guān)鍵因素。因?yàn)闀r(shí)序要求嚴(yán)格，這種節(jié)點(diǎn)通常必須采用端接器件才能達(dá)到*佳 SI 質(zhì)量。要預(yù)先確定這些節(jié)點(diǎn)，同時(shí)將調(diào)節(jié)元器件放置和布線(xiàn)所需要的時(shí)間加以計(jì)劃，以便調(diào)整信號(hào)完整性設(shè)計(jì)的指針。

6 、SMT行業(yè)線(xiàn)路板設(shè)計(jì)規(guī)則

技術(shù)選擇

不同的驅(qū)動(dòng)技術(shù)適于不同的任務(wù)。信號(hào)是點(diǎn)對(duì)點(diǎn)的還是一點(diǎn)對(duì)多抽頭的？信號(hào)是從電路板輸出還是留在相同的電路板上？允許的時(shí)滯和噪聲裕量是多少？作為信號(hào)完整性設(shè)計(jì)的通用準(zhǔn)則，轉(zhuǎn)換速度越慢，信號(hào)完整性越好。

7 、預(yù)布線(xiàn)階段

預(yù)布線(xiàn) SI 規(guī)劃的基本過(guò)程是首先定義輸入?yún)?shù)范圍 （ 驅(qū)動(dòng)幅度、阻抗、跟蹤速度 ） 和可能的拓?fù)浞秶?（ *小 / *大長(zhǎng)度、短線(xiàn)長(zhǎng)度等 ） ，然后運(yùn)行每一個(gè)可能的仿真組合，分析時(shí)序和 SI 仿真結(jié)果，*后找到可以接受的數(shù)值范圍

8 、布線(xiàn)后

SI 仿真 一般來(lái)說(shuō)， SI 設(shè)計(jì)指導(dǎo)規(guī)則很難保證實(shí)際布線(xiàn)完成之后不出現(xiàn) SI 或時(shí)序問(wèn)題。即使設(shè)計(jì)是在指南的引導(dǎo)下進(jìn)行，除非你能夠持續(xù)自動(dòng)檢查設(shè)計(jì)，否則，根本無(wú)法保證設(shè)計(jì)完全遵守準(zhǔn)則，因而難免出現(xiàn)問(wèn)題。

10 、模型的選擇

關(guān)于模型選擇的文章很多，進(jìn)行靜態(tài)時(shí)序驗(yàn)證的工程師們可能已經(jīng)注意到，盡管從器件數(shù)據(jù)表可以獲得所有的數(shù)據(jù)，要建立一個(gè)模型仍然很困難。

11 、未來(lái)技術(shù)的趨勢(shì)

設(shè)想系統(tǒng)中所有輸出都可以調(diào)整以匹配布線(xiàn)阻抗或者接收電路的負(fù)載，這樣的系統(tǒng)測(cè)試方便， SI 問(wèn)題可以通過(guò)編程解決，或者按照 IC 特定的工藝分布來(lái)調(diào)整電路板使 SI 達(dá)到要求，這樣就能使設(shè)計(jì)容差更大或者使硬件配置的范圍更寬。