編者按：據(jù)臺(tái)媒消息，目前臺(tái)積電的前5大客戶(hù)包括蘋(píng)果、海思、AMD、比特大陸和賽靈思積極搶產(chǎn)能的情況。其中，蘋(píng)果及華為的5納米芯片已經(jīng)流片成功，預(yù)計(jì)蘋(píng)果A14及華為麒麟新處理器都會(huì)最先使用上5納米制程，而高通預(yù)定之后的驍龍875處理器也將會(huì)由三星轉(zhuǎn)回臺(tái)積電的5納米生產(chǎn)。手機(jī)芯片、AI芯片依賴(lài)制程工藝提升，在性能上有明顯的提升，可以加強(qiáng)其在旗艦機(jī)型和產(chǎn)品的市場(chǎng)領(lǐng)先地位。近期的IEEE 國(guó)際電子器件大會(huì)（IEDM 2019）上，臺(tái)積電概述了其在 5nm 工藝上取得的初步成果。

在近期舉辦的 IEEE 國(guó)際電子器件大會(huì)（IEDM 2019）上，臺(tái)積電概述了其在 5nm 工藝上取得的初步成果。目前，該公司正在向客戶(hù)提供基于 N7 和 N7P 工藝的產(chǎn)品。但在向 5nm 進(jìn)發(fā)的時(shí)候，兩者共享一些設(shè)計(jì)規(guī)則。據(jù)悉，與 7nm 衍生工藝相比，N5 新工藝將增加完整的節(jié)點(diǎn)，并在 10 層以上廣泛使用 EUV 技術(shù)，以減少 7nm+ 制程的總步驟。此外，臺(tái)積電會(huì)用上第五代 FinFET 技術(shù)。

TSMC 表示，其 5nm EUV 可將密度提升約 1.84 倍、能效提升 15%（功耗降低 30%）。當(dāng)前測(cè)試的芯片有 256 Mb SRAM 和一些邏輯器件，平均良率為 80%、峰值為 90% 。

顯然，盡管新工藝能夠縮小現(xiàn)代移動(dòng)芯片的大小，但收益率要低得多。目前新技術(shù)正在處于早期測(cè)試階段，預(yù)計(jì)可在 2020 上半年轉(zhuǎn)入量產(chǎn)，預(yù)計(jì) 5nm 成品芯片可在 2020 下半年準(zhǔn)備就緒。

目前 TSMC 7 nm 工藝可在每平方面積上堆積 1 億個(gè)晶體管（約 96.27 mTr / mm2），5nm 新工藝可達(dá) 177.14 mTr / mm2作為試產(chǎn)的一部分，TSMC 會(huì)制造大量的測(cè)試芯片，以驗(yàn)證新工藝是否如預(yù)期般推進(jìn)。其中包括一種靜態(tài)隨機(jī)存儲(chǔ)（SRAM），以及一種 SRAM + 邏輯 I/O 芯片。

TSMC 展示了具有大電流（HC）和高密度（HD）特性的 SRAM 單元，尺寸分別為 25000 / 21000 平方納米。同時(shí)，該公司正在積極推廣有史以來(lái)最小的 HD SRAM 。

至于組合芯片，TSMC 表示其包含了 30％ SRAM、60％ 邏輯（CPU / GPU）、以及 10％ 的 IO 組件。SRAM 部分為 256 Mb，所占面積為 5.376 平方毫米。

不過(guò) TSMC 指出，該芯片不包含自修復(fù)電路，意味著我們無(wú)需添加額外的晶體管，即可實(shí)現(xiàn)這一功能。若 SRAM 占芯片的 30％，則整個(gè)芯片面積為 17.92 平方毫米左右。

目前 TSMC 公布的平均良率約為 80%，單片晶圓的峰值良率則高于 90% 。但 17.92 平方毫米的面積，意味著它并非高性能的現(xiàn)代工藝芯片。

通常情況下，芯片制造商會(huì)首先咋移動(dòng)處理器上小試牛刀，以分?jǐn)傂鹿に嚨母甙撼杀締?，比如基?7nm EUV 的麒麟 990 5G SoC（面積接近 110 平方毫米）。

盡管AMDZen 2 芯片看起來(lái)很大，但并非所有組件都采用 EUV 工藝生產(chǎn)。不過(guò)展望未來(lái)，它也更適合遷移至 5nm EUV 。

在臺(tái)積電試產(chǎn)的 CPU 和 GPU 芯片中，眼尖的網(wǎng)友，應(yīng)該可以看出一些端倪，比如通過(guò)芯片可以達(dá)成的頻率來(lái)逆推良率。

在 TSMC 公布的數(shù)據(jù)中，CPU 可在 0.7 V 電壓下實(shí)現(xiàn) 1.5GHz 主頻，并在 1.2 V 電壓下達(dá)成 3.25 GHz 頻率。

至于 GPU，圖中顯示可在 0.65 V 時(shí)實(shí)現(xiàn) 0.66 GHz 頻率，并在 1.2V 電壓下提升至 1.43 GHz 。

對(duì)于未來(lái)的芯片來(lái)說(shuō)，支持多種通信技術(shù)，也是一項(xiàng)重要的能力。因此在測(cè)試芯片中，TSMC 還介紹了高速 PAM-4 收發(fā)器。

此前，我們已在其它地方見(jiàn)到過(guò) 112 Gb / s 的收發(fā)器。而 TSMC 能夠以 0.76 pJ / bit 的能源效率，達(dá)成同樣是速率。

若進(jìn)一步推動(dòng)帶寬，TSMC 還可在肉眼可見(jiàn)的公差范圍內(nèi)取得 130 Gb / s 的成績(jī)，且此時(shí)能效為 0.96 pJ / bit 。（對(duì) PCIe 6.0 等新技術(shù)來(lái)說(shuō)是好事）

為了改進(jìn)越來(lái)越復(fù)雜的 EUV 工藝，TSMC 在基于 193 nm 的 ArF 浸沒(méi)式光刻技術(shù)上花費(fèi)了很多心思。曾經(jīng) 28nm 制程的 30~40 道掩膜，現(xiàn)已在 14 / 10nm 上增加到了 70 道。

有報(bào)道稱(chēng)，一些領(lǐng)先的工藝，甚至超過(guò)了 100 道掩膜。好消息是，TSMC 在文中表示，其將在 10 曾以上的設(shè)計(jì)中廣泛使用精簡(jiǎn)掩膜的新技術(shù)。

在 IEDM 上，TSMC 還描述了七種不同的晶體管供客戶(hù)挑選，包括高端的 eVT 和低端的 SVT-LL，uLVT、LVT 和 SVT（這三種都是低泄漏 / LL 的衍生版本），以及從 uLVT 大幅跳躍到的 eLVT 。

本文資料來(lái)自Cnbeta, 本文整理分享。