91欧美超碰AV自拍|国产成年人性爱视频免费看|亚洲 日韩 欧美一厂二区入|人人看人人爽人人操aV|丝袜美腿视频一区二区在线看|人人操人人爽人人爱|婷婷五月天超碰|97色色欧美亚州A√|另类A√无码精品一级av|欧美特级日韩特级

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Vivado進行時序約束的兩種方式

汽車玩家 ? 來源:科學(xué)計算technomania ? 作者:貓叔 ? 2020-03-08 17:17 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

時序約束輔助工具

上面我們講的都是xdc文件的方式進行時序約束,Vivado中還提供了兩種圖形界面的方式,幫我們進行時序約束:時序約束編輯器(Edit Timing Constraints )和時序約束向?qū)В–onstraints Wizard)。兩者都可以在綜合或?qū)崿F(xiàn)后的Design中打開。

1. 時序約束編輯器

打開之后就可顯示出我們之前做的所有約束,當然,還可以再添加、刪除或修改時序約束。

比如我們要新添加一個主時鐘,先選中左邊的Create Clock,再點擊+號添加約束,然后就會看到下面的界面,按下圖中步驟操作。

其中,選擇時鐘按鈕會彈出一個新的窗口,如下圖所示,我們只需根據(jù)時鐘名字進行查找并選擇即可。

2. 時序約束向?qū)?/p>

時序約束向?qū)Э梢宰詣幼R別出未約束的主時鐘,我們把wave_gen工程的xdc文件中對clk2的時鐘約束注釋掉,重新綜合并實現(xiàn)后,打開時序約束向?qū)?,可以看到clk2被檢測出未約束,點擊編輯按鈕,設(shè)置參數(shù)后就可完成約束。

時序約束向?qū)凑罩鲿r鐘約束、衍生時鐘約束、輸入延遲約束、輸出延遲約束、時序例外約束、異步時鐘約束等的順序引導(dǎo)設(shè)計者創(chuàng)建約束。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 時序約束
    +關(guān)注

    關(guān)注

    1

    文章

    120

    瀏覽量

    13960
  • Vivado
    +關(guān)注

    關(guān)注

    19

    文章

    857

    瀏覽量

    71097
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    Vivado時序約束中invert參數(shù)的作用和應(yīng)用場景

    Vivado時序約束中,-invert是用于控制信號極性的特殊參數(shù),應(yīng)用于時鐘約束(Clock Constraints)和延遲約束(De
    的頭像 發(fā)表于 02-09 13:49 ?204次閱讀
    <b class='flag-5'>Vivado</b><b class='flag-5'>時序</b><b class='flag-5'>約束</b>中invert參數(shù)的作用和應(yīng)用場景

    vivado中常用時序約束指令介紹

    vivado中,我們常用的時序約束指令主要包括如下幾個方面。
    的頭像 發(fā)表于 01-20 16:15 ?288次閱讀

    輸入引腳時鐘約束_Xilinx FPGA編程技巧-常用時序約束詳解

    基本的約束方法 為了保證成功的設(shè)計,所有路徑的時序要求必須能夠讓執(zhí)行工具獲取。最普遍的三路徑以及異常路徑為: 輸入路徑(Input Path),使用輸入約束 寄存器到寄存器路徑
    發(fā)表于 01-16 08:19

    vivado時序分析相關(guān)經(jīng)驗

    vivado綜合后時序為例主要是有兩種原因?qū)е拢?1,太多的邏輯級 2,太高的扇出 分析時序違例的具體位置以及原因可以使用一些tcl命令方便快速得到路徑信息
    發(fā)表于 10-30 06:58

    移植E203到Genesys2開發(fā)板時遇到時序問題的常見原因

    在移植E203到自己的Genesys2開發(fā)板時候遇到時序問題的常見原因 1.在vivado中,連接的管腳的信號一般都會自動添加OBUF或IBUF。 但是對于inout類型的接口,不會主動添加
    發(fā)表于 10-29 07:04

    E203內(nèi)核移植到FPGA開發(fā)板時出現(xiàn)時序違例的解決方式

    在移植內(nèi)核時,用VIVADO進行綜合實現(xiàn)后會出現(xiàn)時序違例,如圖: 雖然可以上板正常進行開發(fā),但是還是想把這些違例解決下^_^ 檢查后,發(fā)現(xiàn)是 apb_adv_timer 這條路徑報的
    發(fā)表于 10-27 07:32

    時序約束問題的解決辦法

    在使用vivado對 Verilog 代碼進行綜合后,點擊“SYNTHESIS”下的“Report Timing Summary”,可以查看綜合后的時序報告,查看 Setup Time 和 Hold
    發(fā)表于 10-24 09:55

    E203分享之DDR擴展方案實施流程(下)

    下載程序,需要修改鏈接文件) 該擴展方案支持程序的下載方式兩種: (1)ILM下載方式,程序先下載到ITCM中,溢出的部分則下載到DDR3里頭。 在鏈接文件gcc_hbirdv2_ilm.ld中ITCM
    發(fā)表于 10-23 06:16

    兩種散熱路徑的工藝與應(yīng)用解析

    背景:兩種常見的散熱設(shè)計思路 在大電流或高功率器件應(yīng)用中,散熱和載流能力是PCB設(shè)計中必須解決的難題。常見的兩種思路分別是: 厚銅板方案:通過整體增加銅箔厚度(如3oz、6oz甚至更高),增強導(dǎo)熱
    的頭像 發(fā)表于 09-15 14:50 ?781次閱讀

    技術(shù)資訊 I Allegro 設(shè)計中的走線約束設(shè)計

    本文要點在進行時序等長布線操作的時候,在布線操作的時候不管你是走蛇形線還是走折線,約束管理器會自動幫你計算長度、標偏差,通過精確控制走線長度,來實現(xiàn)信號的時序匹配。約束設(shè)計就是一套精準
    的頭像 發(fā)表于 09-05 15:19 ?1311次閱讀
    技術(shù)資訊 I Allegro 設(shè)計中的走線<b class='flag-5'>約束</b>設(shè)計

    兩種驅(qū)動方式下永磁直線開關(guān)磁鏈電機的研究

    摘要:永磁開關(guān)磁鏈電機數(shù)學(xué)模型可以等效為永磁無刷電機,普遍采用方波驅(qū)動方式。在有限元基礎(chǔ)上分析6/7極直線式磁鏈電機反電勢波形,采用方波和正弦波驅(qū)動方式,比較兩種方式下的電流、電壓、平
    發(fā)表于 06-09 16:18

    銣原子鐘與CPT原子鐘:兩種時間標準的區(qū)別

    兩種原子鐘的基本構(gòu)成。銣原子鐘使用銣原子的基態(tài)(或超極態(tài))的能級躍遷來進行時間測量。銣原子的個能級之間的能量差非常小,因此可以產(chǎn)生非常精確的時間信號。而CPT
    的頭像 發(fā)表于 05-22 15:49 ?731次閱讀
    銣原子鐘與CPT原子鐘:<b class='flag-5'>兩種</b>時間標準的區(qū)別

    西門子再收購EDA公司 西門子宣布收購Excellicon公司 時序約束工具開發(fā)商

    精彩看點 此次收購將幫助系統(tǒng)級芯片 (SoC) 設(shè)計人員通過經(jīng)市場檢驗的時序約束管理能力來加速設(shè)計,并提高功能約束和結(jié)構(gòu)約束的正確性 ? 西門子宣布 收購 Excellicon 公司
    的頭像 發(fā)表于 05-20 19:04 ?1575次閱讀
    西門子再收購EDA公司  西門子宣布收購Excellicon公司  <b class='flag-5'>時序</b><b class='flag-5'>約束</b>工具開發(fā)商

    FPGA時序約束之設(shè)置時鐘組

    Vivado時序分析工具默認會分析設(shè)計中所有時鐘相關(guān)的時序路徑,除非時序約束中設(shè)置了時鐘組或false路徑。使用set_clock_gro
    的頭像 發(fā)表于 04-23 09:50 ?1329次閱讀
    FPGA<b class='flag-5'>時序</b><b class='flag-5'>約束</b>之設(shè)置時鐘組

    一文詳解Vivado時序約束

    Vivado時序約束是保存在xdc文件中,添加或創(chuàng)建設(shè)計的工程源文件后,需要創(chuàng)建xdc文件設(shè)置時序約束
    的頭像 發(fā)表于 03-24 09:44 ?4822次閱讀
    一文詳解<b class='flag-5'>Vivado</b><b class='flag-5'>時序</b><b class='flag-5'>約束</b>