時序約束輔助工具
上面我們講的都是xdc文件的方式進行時序約束,Vivado中還提供了兩種圖形界面的方式,幫我們進行時序約束:時序約束編輯器(Edit Timing Constraints )和時序約束向?qū)В–onstraints Wizard)。兩者都可以在綜合或?qū)崿F(xiàn)后的Design中打開。
1. 時序約束編輯器
打開之后就可顯示出我們之前做的所有約束,當然,還可以再添加、刪除或修改時序約束。
比如我們要新添加一個主時鐘,先選中左邊的Create Clock,再點擊+號添加約束,然后就會看到下面的界面,按下圖中步驟操作。
其中,選擇時鐘按鈕會彈出一個新的窗口,如下圖所示,我們只需根據(jù)時鐘名字進行查找并選擇即可。
2. 時序約束向?qū)?/p>
時序約束向?qū)Э梢宰詣幼R別出未約束的主時鐘,我們把wave_gen工程的xdc文件中對clk2的時鐘約束注釋掉,重新綜合并實現(xiàn)后,打開時序約束向?qū)?,可以看到clk2被檢測出未約束,點擊編輯按鈕,設(shè)置參數(shù)后就可完成約束。
時序約束向?qū)凑罩鲿r鐘約束、衍生時鐘約束、輸入延遲約束、輸出延遲約束、時序例外約束、異步時鐘約束等的順序引導(dǎo)設(shè)計者創(chuàng)建約束。
-
時序約束
+關(guān)注
關(guān)注
1文章
120瀏覽量
13960 -
Vivado
+關(guān)注
關(guān)注
19文章
857瀏覽量
71097
發(fā)布評論請先 登錄
Vivado時序約束中invert參數(shù)的作用和應(yīng)用場景
輸入引腳時鐘約束_Xilinx FPGA編程技巧-常用時序約束詳解
vivado時序分析相關(guān)經(jīng)驗
移植E203到Genesys2開發(fā)板時遇到時序問題的常見原因
E203內(nèi)核移植到FPGA開發(fā)板時出現(xiàn)時序違例的解決方式
時序約束問題的解決辦法
E203分享之DDR擴展方案實施流程(下)
兩種散熱路徑的工藝與應(yīng)用解析
技術(shù)資訊 I Allegro 設(shè)計中的走線約束設(shè)計
兩種驅(qū)動方式下永磁直線開關(guān)磁鏈電機的研究
銣原子鐘與CPT原子鐘:兩種時間標準的區(qū)別
西門子再收購EDA公司 西門子宣布收購Excellicon公司 時序約束工具開發(fā)商
FPGA時序約束之設(shè)置時鐘組
Vivado進行時序約束的兩種方式
評論