91欧美超碰AV自拍|国产成年人性爱视频免费看|亚洲 日韩 欧美一厂二区入|人人看人人爽人人操aV|丝袜美腿视频一区二区在线看|人人操人人爽人人爱|婷婷五月天超碰|97色色欧美亚州A√|另类A√无码精品一级av|欧美特级日韩特级

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內(nèi)不再提示

基于FPGA和ASIC電路的時間敏感網(wǎng)IP

加賀富儀艾電子 ? 來源:富士通電子 ? 2020-04-27 16:27 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

SoC 設計與應用技術領導廠商Socionext Inc.(以下“公司”)近日宣布成功開發(fā)了基于FPGAASIC電路的時間敏感網(wǎng)絡(Time Sensitive Network, TSN)IP。該IP符合下一代以太網(wǎng)TSN(通信標準IEEE 802.1 Subset)及其評估環(huán)境,旨在為工業(yè)應用提供具有確定性的以太網(wǎng)。

TSN IP 評估板

Socionext在高速網(wǎng)絡SoC及IP的設計開發(fā)方面擁有30多年的經(jīng)驗,期望通過提供最新的工業(yè)以太網(wǎng)解決方案助力推進工業(yè)物聯(lián)網(wǎng)。公司最新開發(fā)的高性能TSN IP展現(xiàn)出了卓越的性能,其主要包括支持適用于工業(yè)設備之間通信的雙口菊花鏈拓撲、1 Gbps高速操作、400 ns以下低延遲,及0.1微秒(μs)以下低抖動。

除了支持TSN外,該IP技術還可支持需要快速響應控制的運動控制器,以及應用于網(wǎng)絡通信中確保帶寬和低延遲的遠程I / O等,滿足各類工業(yè)設備要求。TSN支持在信息技術(IT)和操作技術(OT)之間進行無縫連接互操作,提升工廠整體效率和產(chǎn)能,推進實現(xiàn)智慧工廠。

在產(chǎn)品交付方面,Socionext將提供用于IP測試的FPGA評估板、啟動手冊和Linux開源驅動程序,幫助用戶快速評估和開發(fā)。Socionext在工業(yè)ASIC開發(fā)領域擁有豐厚的設計開發(fā)經(jīng)驗,公司期望通過提供IP組合,助力客戶開發(fā)設計屬于他們自己的ASIC芯片。

產(chǎn)品特色:

Ethernet: 2ch

Link Speed: 1Gbps

Offloaded CPU Processing

Port Transfer Delay: ~ 400ns (cut through latency)

Low Jitter: +/- 0.1us

Queuing Priority: 8 Level

AMBA: Internal Data & Control

Linux Open Source Driver

交付產(chǎn)品:

IP Core Libraries

Linux Kernel Driver

Comprehensive Documentation

Evaluation Board and Reference Design based on XILINX Kintex-7 XC7K325T FPGA

TSN IP Block Diagram

關于索喜科技有限公司

富士通電子旗下代理品牌 Socionext Inc. (索喜科技),是一家創(chuàng)新型企業(yè),為全球客戶設計、開發(fā)和提供片上系統(tǒng)(System-on-chip)產(chǎn)品。Socionext 整合了富士通(Fujitsu Limited)與松下(Panasonic Corporation)的片上系統(tǒng)半導體事業(yè),專注于圖像、網(wǎng)絡、電腦運算與其他尖端技術之發(fā)展及應用。Socionext 集世界一流的專業(yè)知識、經(jīng)驗和豐富的IP 產(chǎn)品組合于一身,致力于提供高效益的解決方案與更佳的客戶體驗。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • FPGA
    +關注

    關注

    1660

    文章

    22408

    瀏覽量

    636231
  • 以太網(wǎng)

    關注

    41

    文章

    5997

    瀏覽量

    180800
  • soc
    soc
    +關注

    關注

    40

    文章

    4576

    瀏覽量

    229113

原文標題:助力智慧工廠加速上線,索喜科技最新時間敏感網(wǎng)絡IP了解一下

文章出處:【微信號:Fujitsu_Semi,微信公眾號:加賀富儀艾電子】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    虹科分享 | SocTek IP Cores:FPGA高端網(wǎng)絡與時間同步解決方案

    的SocTekIP核產(chǎn)品應運而生,專門為FPGA平臺提供高性能、高可靠性的網(wǎng)絡與時間同步解決方案。SocTekIP核主要圍繞三大核心技術領域構建:以太網(wǎng)接口、精確時間
    的頭像 發(fā)表于 01-21 17:03 ?1920次閱讀
    虹科分享 | SocTek <b class='flag-5'>IP</b> Cores:<b class='flag-5'>FPGA</b>高端網(wǎng)絡與<b class='flag-5'>時間</b>同步解決方案

    【新品速遞】面向時間敏感網(wǎng)絡的模塊化測試利器——TSN CoreSolution 4.0

    在汽車電子、工業(yè)自動化和航空航天等對時間敏感性要求較高的領域,傳統(tǒng)的網(wǎng)絡測試工具已難以應對挑戰(zhàn),尤其是TSN(時間敏感網(wǎng)絡)技術的應用,萬兆車載以太
    的頭像 發(fā)表于 12-10 10:03 ?613次閱讀
    【新品速遞】面向<b class='flag-5'>時間</b><b class='flag-5'>敏感</b>網(wǎng)絡的模塊化測試利器——TSN CoreSolution 4.0

    微弱信號采集 ASIC芯片 CBM12AD1X

    ASIC芯片
    芯佰微電子
    發(fā)布于 :2025年11月28日 15:04:53

    MarketsandMarkets FPGA行業(yè)報告,2026~2030 FPGA市場洞察

    ,F(xiàn)ield-Programmable Gate Array)是一種高度靈活、可重構的集成電路。與傳統(tǒng) ASIC 不同,FPGA 制造完成后仍可以在終端重新編程,在 高性能并行計算、實時信號處理、通信加速 等領域具有獨特優(yōu)勢。
    的頭像 發(fā)表于 11-20 13:20 ?486次閱讀
    MarketsandMarkets <b class='flag-5'>FPGA</b>行業(yè)報告,2026~2030 <b class='flag-5'>FPGA</b>市場洞察

    FPGA利用DMA IP核實現(xiàn)ADC數(shù)據(jù)采集

    本文介紹如何利用FPGA和DMA技術處理來自AD9280和AD9708 ADC的數(shù)據(jù)。首先,探討了這兩種ADC的特點及其與FPGA的接口兼容性。接著,詳細說明了使用Xilinx VIVADO環(huán)境下
    的頭像 發(fā)表于 07-29 14:12 ?5099次閱讀

    AI芯片,需要ASIC

    電子發(fā)燒友網(wǎng)報道(文/李彎彎) 2025年,全球AI芯片市場正迎來一場結構性變革。在英偉達GPU占據(jù)主導地位的大格局下,ASIC(專用集成電路)憑借針對AI任務的定制化設計,成為推動算力革命的新動力
    的頭像 發(fā)表于 07-26 07:30 ?6760次閱讀

    Altera FPGA 的PIO IP當中bidir和inout選項的區(qū)別

    ? PIO IPFPGA 設計中比較簡單常用的IP, 當設置PIO IP的Direction的時候,可以看到有如下4個選項: Input代表這組IO是輸入引腳,Output代表這組I
    的頭像 發(fā)表于 07-07 11:55 ?2580次閱讀
    Altera <b class='flag-5'>FPGA</b> 的PIO <b class='flag-5'>IP</b>當中bidir和inout選項的區(qū)別

    西門子桌面級原型驗證系統(tǒng)Veloce proFPGA介紹

    子,工程師可以從 proFPGA Uno 系統(tǒng)開始進行 IP 或子片上系統(tǒng) (SoC) 的開發(fā),然后將其重復用于完整的 SoC 和專用集成電路 (ASIC)原型設計。這只需要將 Uno
    的頭像 發(fā)表于 06-30 13:53 ?1833次閱讀

    車載網(wǎng)絡測試技術的進化之路#CAN #車載以太網(wǎng) #TSN #時間敏感網(wǎng)絡

    車載以太網(wǎng)
    北匯信息POLELINK
    發(fā)布于 :2025年06月26日 18:12:48

    TSN(時間敏感網(wǎng)絡)是什么

    TSN(Time-Sensitive Networking)即時間敏感網(wǎng)絡,是IEEE 802.1 TSN工作組開發(fā)的一系列數(shù)據(jù)鏈路層協(xié)議規(guī)范的統(tǒng)稱,用于指導和開發(fā)低延遲、低抖動,并具有傳輸時間確定性的以太
    的頭像 發(fā)表于 06-14 15:51 ?5671次閱讀

    FPGA的定義和基本結構

    專用集成電路ASIC)領域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點。 簡而言之,
    的頭像 發(fā)表于 05-15 16:39 ?2625次閱讀
    <b class='flag-5'>FPGA</b>的定義和基本結構

    實用電子電路設計(全6本)——數(shù)字邏輯電路ASIC設計

    由于資料內(nèi)存過大,分開上傳,有需要的朋友可以去主頁搜索下載哦~ 本文以實現(xiàn)高速高可靠性的數(shù)字系統(tǒng)設計為目標,以完全同步式電路為基礎,從技術實現(xiàn)的角度介紹ASIC邏輯電路設計技術。內(nèi)容包括:邏輯
    發(fā)表于 05-15 15:22

    ADIN3310/ADIN6310工業(yè)以太網(wǎng)時間敏感網(wǎng)絡交換機技術手冊

    ADIN3310 和 ADIN6310 分別為 3 端口和 6 端口千兆以太網(wǎng) 具有集成安全性的時間敏感網(wǎng)絡 (TSN) 交換機 主要為工業(yè)以太網(wǎng)應用而設計。每個端口 可以配置為以不同
    的頭像 發(fā)表于 05-15 10:38 ?1663次閱讀
    ADIN3310/ADIN6310工業(yè)以太<b class='flag-5'>網(wǎng)</b><b class='flag-5'>時間</b><b class='flag-5'>敏感</b>網(wǎng)絡交換機技術手冊

    FPGA芯片的概念和結構

    FPGA(Field Programmable Gate Array,現(xiàn)場可編程門陣列),是一種可在出廠后由用戶根據(jù)實際需求進行編程配置的集成電路。與專用集成電路(如ASIC)不同,
    的頭像 發(fā)表于 05-12 09:30 ?2889次閱讀

    復位電路的作用、控制方式和類型

    復位電路也是數(shù)字邏輯設計中常用的電路,不管是 FPGA 還是 ASIC 設計,都會涉及到復位,一般 FPGA或者
    的頭像 發(fā)表于 03-12 13:54 ?3955次閱讀
    復位<b class='flag-5'>電路</b>的作用、控制方式和類型