1553B 總線控制器是國(guó)防電子系統(tǒng)的“中樞神經(jīng)”，在過去的 50 年中，1553B 總線以其高可靠性、確定性等優(yōu)點(diǎn)實(shí)現(xiàn)了傳感器等電子設(shè)備的信息共享和傳輸，并已被廣泛應(yīng)用于國(guó)防及工業(yè)控制領(lǐng)域，成為聯(lián)合式國(guó)防電子系統(tǒng)的典型代表［1］。

目前，使用最為廣泛的是 DDC 公司生產(chǎn)的 BU-65170 系列電路［2-6］。該電路每次上電都需要微處理器對(duì)其配置寄存器和存儲(chǔ)器進(jìn)行初始化，對(duì)于只需數(shù)據(jù)采集的簡(jiǎn)單遠(yuǎn)程終端系統(tǒng)（RT）來說，增加了系統(tǒng)的設(shè)計(jì)復(fù)雜度、體積、功耗。隨著國(guó)防電子系統(tǒng)傳感器日趨復(fù)雜，如何在不改變系統(tǒng)功能的前提下，最大程度地對(duì)系統(tǒng)簡(jiǎn)化便成為首要任務(wù)。DDC 據(jù)此需求研制出了 1553B SSRT（Simple System Remote Terminal）系列控制電路 BU64703。

1 BU64703 功能特點(diǎn)

BU64703［7］是由美國(guó) DDC 公司開發(fā)的一款全 3.3 V 供電，具備完全遠(yuǎn)程終端（RT）功能，不需要處理器初始化配置，就可以進(jìn)行遠(yuǎn)程終端（RT）數(shù)據(jù)采集的一款 1553B 遠(yuǎn)程終端控制電路。

BU64703 電路特點(diǎn)如下：（1）全 3.3 V 供電，完整的RT協(xié)議邏輯。（2）支持 1553A/B Notice2 協(xié)議。（3）內(nèi)部集成 FIFO 支持消息突發(fā)。（4）16 位 DMA 接口。（5）上電自動(dòng)配置功能。（6）內(nèi)建自測(cè)試功能。可簡(jiǎn)化 1553B 遠(yuǎn)程終端 RT（不需要處理器初始化）。（8）時(shí)鐘 10 MHz、12 MHz、16 MHz 及 20 MHz 可選。（9）封裝形式 CQFP80。 BU 64703 電路內(nèi)部功能框圖。

2 硬件設(shè)計(jì)

目前，1553B 協(xié)議電路使用最廣泛的是 DDC 公司 BU65170 系列（該電路為 5 V 供電），該電路的初始化工作需要由微處理器完成（主流的微處理器多為 3.3 V 供電），因此主流的 1553B 總線系統(tǒng)架構(gòu)是：微處理器+譯碼邏輯電路+電平轉(zhuǎn)換電路+BU65170，系統(tǒng)較復(fù)雜。而有些 1553B 遠(yuǎn)程終端（RT）節(jié)點(diǎn)因其體積結(jié)構(gòu)或功能要求，其當(dāng)前采集的數(shù)據(jù)不需要在本節(jié)點(diǎn)處理，而是轉(zhuǎn)發(fā)由總線控制節(jié)點(diǎn)（BC）處理。對(duì)于這種應(yīng)用場(chǎng)景，本文提供了一種簡(jiǎn)化系統(tǒng)的設(shè)計(jì)。

BU64703 是一款 3.3 V 供電，支持完整 RT 協(xié)議，專為簡(jiǎn)化遠(yuǎn)程終端（RT）系統(tǒng)設(shè)計(jì)的一款 1553B 控制電路，其可為 A/D、D/A 等器件直接提供 1553B 總線接口，從而降低終端系統(tǒng)復(fù)雜度、重量以及成本。本系統(tǒng)硬件設(shè)計(jì)方案，BU64703 工作于 16 位 DMA 接口工作模式。

選取了一路 A/D 電路作為本系統(tǒng)的數(shù)字信號(hào)輸入，即經(jīng) RT 采集的數(shù)據(jù)轉(zhuǎn)發(fā)給 BC；選取了一路 D/A 作為本系統(tǒng)的數(shù)字信號(hào)輸出，即將 BC 的控制信息傳遞給 RT。系統(tǒng)硬件主要由 CPLD 復(fù)雜可編程邏輯器件 EPM3128ATI100、1553B 總線控制器 BU64703、時(shí)鐘輸入 16 MHz（10/12/16/20MHz 可選），邏輯配置電路、復(fù)位控制電路 MAX706 等電路組成。

BU64703 電路 RT 地址總線 RTAD0～RTAD4、RTADP、數(shù)據(jù)總線 D0～D15、復(fù)位控制信號(hào) MSTCLR、自動(dòng)配置信號(hào) AUTO_CFG、DMA 傳輸使能信號(hào) DTGRT、非法化信號(hào) ILLEGAL、存儲(chǔ)器寫信號(hào) MEMWR、存儲(chǔ)器輸出使能信號(hào) MEMOE、廣播模式信號(hào) L_BRO、發(fā)送接收信號(hào) T/R、子地址信號(hào) SA4～SA0、數(shù)據(jù)個(gè)數(shù)信號(hào) WC/CWC4-0、RT 節(jié)點(diǎn)正常信號(hào) RTACVTIVE 和 DMA 握手信號(hào) DTACK 等主要信號(hào)以及邏輯配置電路放入 CPLD 器件，TX/RXA 和 TX/RXB 通道與 1553B 總線隔離變壓器相連。BU64703 電路其他引腳主要信號(hào)配置如表 1 所示。

3 硬件實(shí)現(xiàn)

由于 BU64703 不需要處理器配置的特點(diǎn)，其電路的上電初始化、消息“非法化”、消息“忙”以及 BC 端發(fā)過來的消息都是通過 CPLD 中的 verilog 邏輯［8-11］實(shí)現(xiàn)的，本設(shè)計(jì)中這些功能的實(shí)現(xiàn)如下所述。

3.1 電路上電初始化

上電自動(dòng)配置模塊的配置位，由 DMA 握手模塊從 D5～D0 端輸入完成設(shè)置，選擇配置工作狀態(tài)。上電初始化模塊硬件，通過使能自動(dòng)配置信號(hào) AUTO_CFG、使能DMA數(shù)據(jù)傳輸允許信號(hào) DTGRT，將自動(dòng)化配置位 6‘ b111111 與數(shù)據(jù)信號(hào) D5～D0 連通。具體實(shí)現(xiàn)是將輸出 RTACTIVE 和 DTACK 信號(hào)做或邏輯，并將該邏輯信號(hào)作為自動(dòng)化配置位 6’ b111111 輸入給數(shù)據(jù)線 D5 ~D0的使能信號(hào)，這樣就將配置數(shù)據(jù)6‘ b111111通過 DMA 的方式打入電路內(nèi)部的配置位，從而實(shí)現(xiàn)初始化。

3.2 接收消息“非法化”

判斷接受消息是否非法方法如圖 3 所示：是通過 BU64703 輸出信號(hào) L_BRO、T/R、SA4-SA0、WC/CWC4-0 在 CPLD 地址譯碼中進(jìn)行組合邏輯運(yùn)算完成的。并將運(yùn)算結(jié)果交給 BU64703 的 ILLEGAL 信號(hào)從而實(shí)現(xiàn)“非法化”設(shè)置。

本設(shè)計(jì)使能兩種消息“合法”：（1）BC 到 RT 消息，子地址 1，數(shù)據(jù)個(gè)數(shù)為 1 的非廣播消息。（2）RT 到 BC 消息，子地址 1，數(shù)據(jù)字個(gè)數(shù)為 1 的非廣播消息“合法”，其余消息均“非法”。其 CPLD 中的對(duì)應(yīng)的“非法化”邏輯為：ILLEGAL=（（~L_BRO）&（~SA4）&（~SA3）&（~SA2）&（~SA1）&（SA0）&（~WC4）&（~WC3）&（~WC2）&（~WC1）&（WC0））。

3.3 接收消息“忙”

與接受消息“非法方法類似”，也是通過 BU64703 輸出信號(hào) L_BRO、T/R、SA4-SA0、WC/CWC4-0 在 CPLD 地址譯碼中進(jìn)行組合邏輯運(yùn)算完成的。并將運(yùn)算結(jié)果交給 BU64703 的 BUSY 信號(hào)從而實(shí)現(xiàn)“忙”設(shè)置。本設(shè)計(jì)使能兩種“不忙”消息：（1）BC 到 RT 消息，子地址 1，數(shù)據(jù)個(gè)數(shù)為 1 的非廣播消息。（2）RT 到 BC 消息，子地址 1，數(shù)據(jù)字個(gè)數(shù)為 1 的非廣播消息“不忙”；剩余消息均“忙”。其對(duì)應(yīng)的邏輯為：BUSY=（（~L_BRO）&（~SA4）&（~SA3）&（~SA2）&（~SA1）&（SA0）&（~WC4）&（~WC3）&（~WC2）&（~WC1）&（WC0））。

3.4 BC 命令的接收

本設(shè)計(jì)主要接收兩種消息：（1）BC 到 RT，子地址 1，數(shù)據(jù)字個(gè)數(shù) 1，其對(duì)應(yīng)的外設(shè)是 D/A。（2）RT 到 BC，子地址 1，數(shù)據(jù)字個(gè)數(shù) 1，其對(duì)應(yīng)得外設(shè)是 A/D。其 D/A 對(duì)應(yīng) LATCH 的使能信號(hào) D/A_EN 也是由 BU64703 輸出信號(hào) L_BRO、T/R、SA4-SA0、WC/CWC4-0 在 CPLD 地址譯碼中進(jìn)行組合邏輯運(yùn)算完成的。

其對(duì)應(yīng)的邏輯為：D/A_EN=（（~L_BRO）&（~T/R）&（~SA4）&（~SA3）&（~SA2）&（~SA1）&（SA0）&（~WC4）&（~WC3）&（~WC2）&（~WC1）&（WC0））。其 A/D 對(duì)應(yīng) LATCH 的使能信號(hào) A/D_EN 也類似，對(duì)應(yīng)邏輯為 A/D_EN=（（~L_BRO）&（T/R）&（~SA4）&（~SA3）&（~SA2）&（~SA1）&（SA0）&（~WC4）&（~WC3）&（~WC2）&（~WC1）&（WC0）） 。

最后，BU64703 的國(guó)產(chǎn)化版本 B64703 已由國(guó)內(nèi)科研院所研制成功［12］。B64703 芯片可以與 BU64703 實(shí)現(xiàn) pin-to-pin 替換，經(jīng)大量測(cè)試驗(yàn)證，該芯片完全滿足國(guó)軍標(biāo) GJB289A-97［13］ 和國(guó)軍標(biāo) GJB5186 的要求。目前，該電路已經(jīng)大量應(yīng)用于我國(guó)重點(diǎn)國(guó)防型號(hào)，實(shí)現(xiàn)了對(duì)國(guó)外同型號(hào)器件的替換，從而保證了升級(jí)后的簡(jiǎn)化 1553B 遠(yuǎn)程終端（RT）系統(tǒng)完全自主可控。

4 結(jié)語

本文主要闡述了 BU64703 電路的功能特點(diǎn)，并基于 CPLD 控制器完成遠(yuǎn)程終端（RT）電路硬件設(shè)計(jì)實(shí)現(xiàn)。該系統(tǒng)外圍電路簡(jiǎn)單，整個(gè)系統(tǒng)的集成性高，設(shè)計(jì)成本低且體積小，滿足體積要求較高的應(yīng)用場(chǎng)合，特別適合只需進(jìn)行數(shù)據(jù)采集而不需要進(jìn)行數(shù)據(jù)處理的 1553B 總線遠(yuǎn)程終端（RT）系統(tǒng)。BU64703 的國(guó)產(chǎn)化版本電路已經(jīng)研制成功，標(biāo)志著升級(jí)后的簡(jiǎn)化 1553B 遠(yuǎn)程終端（RT）系統(tǒng)完全自主可控。
責(zé)任編輯:pj