91欧美超碰AV自拍|国产成年人性爱视频免费看|亚洲 日韩 欧美一厂二区入|人人看人人爽人人操aV|丝袜美腿视频一区二区在线看|人人操人人爽人人爱|婷婷五月天超碰|97色色欧美亚州A√|另类A√无码精品一级av|欧美特级日韩特级

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

新思科技物理驗證解決方案在9小時內(nèi)完成了超130億個晶體管驗證

工程師 ? 來源:新思科技 ? 作者:新思科技 ? 2020-09-16 15:01 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

IC Validator 上云可在9小時完成130億個晶體管GPU物理驗證

重點

● 云優(yōu)化IC Validator可在約4000個AMD EPYC?核上擴(kuò)展物理驗證,以提供夜間全芯片DRC運行時間

● 獨特的彈性CPU管理讓計算資源得到最優(yōu)利用

● 參考設(shè)置讓用戶能夠了解如何在Microsoft Azure云平臺上運行IC Validator

新思科技(Synopsys)近日宣布,其在Microsoft Azure上運行的IC Validator物理驗證解決方案在不到9小時的時間內(nèi),完成了對AMD Radeon? Pro VII GPU(包括超過130億個晶體管)的驗證。此次驗證由使用第二代AMD EPYC?處理器的Azure HBv2虛擬機(jī)提供支持。

IC Validator利用獨特的彈性CPU管理技術(shù),可節(jié)約高達(dá)40%的計算資源,實現(xiàn)了更低的云端成本,并確保了其他關(guān)鍵作業(yè)在流片期間的資源可用性。

“在AMD,及時完成產(chǎn)品部署對我們提供領(lǐng)先的高性能計算產(chǎn)品這一目標(biāo)至關(guān)重要?;贏MD EPYC處理器的Azure HBv2虛擬機(jī)非常適合高性能工作負(fù)載,我們很高興新思科技使用這些虛擬機(jī),為其IC Validator解決方案提供支持,從而幫助客戶在短時間內(nèi)完成芯片設(shè)計并進(jìn)行硬件驗證?!?/p>

—— Mydung Pham

芯片設(shè)計工程企業(yè)副總裁

AMD

“芯片設(shè)計規(guī)格和復(fù)雜性不斷提升,促使業(yè)界對計算基礎(chǔ)架構(gòu)進(jìn)行重新思考。按時實現(xiàn)晶體管數(shù)量呈指數(shù)級增長的芯片流片,是行業(yè)的當(dāng)務(wù)之急。Azure通過EDA優(yōu)化、可擴(kuò)展的云基礎(chǔ)設(shè)施,使芯片設(shè)計團(tuán)隊能夠以安全、經(jīng)濟(jì)高效的方式實現(xiàn)這一目標(biāo)?!?/p>

—— Mujtaba Hamid

Azure芯片、電子及游戲業(yè)務(wù)產(chǎn)品主管

Microsoft

IC Validator是一款全面且高度可擴(kuò)展的物理驗證解決方案,包含DRC、LVS、可編程電學(xué)特性規(guī)則檢查(PERC)、虛擬金屬填充以及可制造性設(shè)計增強(qiáng)功能, 能夠通過使用智能內(nèi)存負(fù)載分配和平衡技術(shù),實現(xiàn)主流硬件的最大利用率。同時IC Validator使用多臺機(jī)器的多線程和分布式處理,具有可擴(kuò)展至數(shù)千個CPU的優(yōu)勢。

“無論是在本地環(huán)境還是在云環(huán)境中,我們都致力于為客戶提供最快的物理簽核解決方案??蛻粼诨贏MD EPYC處理器的Microsoft Azure云平臺上,采用業(yè)界最快的物理驗證解決方案IC Validator,能夠?qū)崿F(xiàn)以快速周轉(zhuǎn)時間簽核芯片,同時優(yōu)化利用計算資源?!?/p>

—— Raja Tabet

芯片設(shè)計集團(tuán)高級副總裁

新思科技

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 芯片
    +關(guān)注

    關(guān)注

    463

    文章

    54024

    瀏覽量

    466366
  • gpu
    gpu
    +關(guān)注

    關(guān)注

    28

    文章

    5196

    瀏覽量

    135516
  • DRC
    DRC
    +關(guān)注

    關(guān)注

    2

    文章

    156

    瀏覽量

    38192
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    揭秘芯片測試:如何驗證數(shù)十億晶體管

    微觀世界的“體檢”難題在一枚比指甲蓋還小的芯片中,集成了數(shù)十億甚至上百億晶體管,例如NVIDIA的H100GPU包含800
    的頭像 發(fā)表于 03-06 10:03 ?62次閱讀
    揭秘芯片測試:如何<b class='flag-5'>驗證</b>數(shù)十億<b class='flag-5'>個</b><b class='flag-5'>晶體管</b>

    愛立信與Ooredoo Qatar成功完成Automated Energy Saver概念驗證

    愛立信與Ooredoo Qatar近日成功完成Automated Energy Saver功能概念驗證(PoC),展示了愛立信5G Advanced Energy Efficiency and Management愛立信軟件解決方案
    的頭像 發(fā)表于 12-22 13:41 ?3093次閱讀

    瞄準(zhǔn)1IOPS:下一代AI存儲的“性能驗證”如何不拖后腿?

    SK海力士與英偉達(dá)合作研發(fā)1IOPS AI存儲,凸顯現(xiàn)有驗證體系滯后風(fēng)險,性能驗證權(quán)向測試系統(tǒng)轉(zhuǎn)移。面臨測試通道代際鴻溝、信號完整性挑戰(zhàn)、負(fù)載現(xiàn)實失真、量產(chǎn)時效與散熱難題。解決方案
    的頭像 發(fā)表于 12-12 16:25 ?581次閱讀

    MUN5136數(shù)字晶體管技術(shù)解析與應(yīng)用指南

    onsemi MUN5136數(shù)字晶體管旨在取代單個器件及其外部電阻偏置網(wǎng)絡(luò)。這些數(shù)字晶體管包含一晶體管和一單片偏置網(wǎng)絡(luò),單片偏置網(wǎng)絡(luò)由兩
    的頭像 發(fā)表于 11-24 16:27 ?777次閱讀
    MUN5136數(shù)字<b class='flag-5'>晶體管</b>技術(shù)解析與應(yīng)用指南

    華為阿根廷完成拉美首次5G-A雙路徑性能驗證

    日,華為阿根廷首都布宜諾斯艾利斯市,于實驗室及商用站點上,同時完成了Sub 3.5G 3CC CA,和毫米波+C-band CA兩種5G-A eMBB場景的性能驗證,分別達(dá)成了單用戶
    的頭像 發(fā)表于 11-14 16:33 ?1379次閱讀

    多值電場型電壓選擇晶體管結(jié)構(gòu)

    的電壓大于外加電場時,PN結(jié)才會有電流通過。當(dāng)?shù)谝?b class='flag-5'>個PN結(jié)與第二PN結(jié)外加電壓都是同一值時,由于兩PN結(jié)的限制作用,只允許大小等于PN結(jié)外加電壓的電壓值導(dǎo)通。 本
    發(fā)表于 09-15 15:31

    晶體管架構(gòu)的演變過程

    芯片制程從微米級進(jìn)入2納米時代,晶體管架構(gòu)經(jīng)歷了從 Planar FET 到 MBCFET的四次關(guān)鍵演變。這不僅僅是形狀的變化,更是一次次對物理極限的挑戰(zhàn)。從平面晶體管到MBCFET,每一次架構(gòu)演進(jìn)到底解決了哪些
    的頭像 發(fā)表于 07-08 16:28 ?2316次閱讀
    <b class='flag-5'>晶體管</b>架構(gòu)的演變過程

    下一代高速芯片晶體管解制造問題解決了!

    允許兩晶體管容納晶體管的面積內(nèi),同時提升性能并降低功耗。然而,CFET 的生產(chǎn)難度極高,
    發(fā)表于 06-20 10:40

    鰭式場效應(yīng)晶體管的原理和優(yōu)勢

    自半導(dǎo)體晶體管問世以來,集成電路技術(shù)便在摩爾定律的指引下迅猛發(fā)展。摩爾定律預(yù)言,單位面積上的晶體管數(shù)量每兩年翻一番,而這一進(jìn)步在過去幾十年里得到了充分驗證。
    的頭像 發(fā)表于 06-03 18:24 ?1945次閱讀
    鰭式場效應(yīng)<b class='flag-5'>晶體管</b>的原理和優(yōu)勢

    無結(jié)場效應(yīng)晶體管詳解

    當(dāng)代所有的集成電路芯片都是由PN結(jié)或肖特基勢壘結(jié)所構(gòu)成:雙極結(jié)型晶體管(BJT)包含兩背靠背的PN 結(jié),MOSFET也是如此。結(jié)型場效應(yīng)晶體管(JFET) 垂直于溝道方向有一 PN
    的頭像 發(fā)表于 05-16 17:32 ?1431次閱讀
    無結(jié)場效應(yīng)<b class='flag-5'>晶體管</b>詳解

    思科技硬件加速驗證技術(shù)日即將來襲

    AI、HPC、智能汽車高速迭代的驅(qū)動下,全球半導(dǎo)體行業(yè)正面臨千億門級芯片設(shè)計復(fù)雜度與上行代碼級系統(tǒng)驗證的雙重壓力。如何加快從芯片到系統(tǒng)的全面驗證與實現(xiàn),已成為定義下一代芯片創(chuàng)新的核
    的頭像 發(fā)表于 05-08 10:09 ?872次閱讀

    多值電場型電壓選擇晶體管結(jié)構(gòu)

    大于外加電場時,PN結(jié)才會有電流通過。當(dāng)?shù)谝?b class='flag-5'>個PN結(jié)與第二PN結(jié)外加電壓都是同一值時,由于兩PN結(jié)的限制作用,只允許大小等于PN結(jié)外加電壓的電壓值導(dǎo)通。 本
    發(fā)表于 04-15 10:24

    晶體管電路設(shè)計(下)

    晶體管,F(xiàn)ET和IC,F(xiàn)ET放大電路的工作原理,源極接地放大電路的設(shè)計,源極跟隨器電路設(shè)計,F(xiàn)ET低頻功率放大器的設(shè)計與制作,柵極接地放大電路的設(shè)計,電流反饋型OP放大器的設(shè)計與制作,進(jìn)晶體管
    發(fā)表于 04-14 17:24

    思科技邀您相約DVCon China 2025

    人工智能不斷深度滲透到各應(yīng)用領(lǐng)域的當(dāng)下,芯片設(shè)計驗證領(lǐng)域的前沿探索從未停歇。作為從芯片到系統(tǒng)設(shè)計解決方案的全球領(lǐng)導(dǎo)者,新思科技受邀出席全球芯片設(shè)計與
    的頭像 發(fā)表于 04-09 17:52 ?1123次閱讀

    思科技推出全新HAPS-200原型驗證系統(tǒng)和ZeBu仿真系統(tǒng)

    思科技近日宣布,全面升級其高性能硬件輔助驗證(HAV)產(chǎn)品組合,推出全新一代HAPS-200原型驗證系統(tǒng)和ZeBu仿真系統(tǒng)。
    的頭像 發(fā)表于 04-03 14:22 ?2310次閱讀
    新<b class='flag-5'>思科</b>技推出全新HAPS-200原型<b class='flag-5'>驗證</b>系統(tǒng)和ZeBu仿真系統(tǒng)