91欧美超碰AV自拍|国产成年人性爱视频免费看|亚洲 日韩 欧美一厂二区入|人人看人人爽人人操aV|丝袜美腿视频一区二区在线看|人人操人人爽人人爱|婷婷五月天超碰|97色色欧美亚州A√|另类A√无码精品一级av|欧美特级日韩特级

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線(xiàn)課程
  • 觀(guān)看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

淺析直角走線(xiàn)對(duì)高速PCB設(shè)計(jì)的影響

我快閉嘴 ? 來(lái)源:賢集網(wǎng) ? 作者:賢集網(wǎng) ? 2020-09-17 15:42 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

高頻傳輸介質(zhì)使接收器難以解釋正確的信息。由于傳輸介質(zhì),發(fā)生以下傳輸損耗:

1.1 介電吸收:高頻介質(zhì)中的信號(hào)使PCB介電材料吸收信號(hào)能量。它降低了信號(hào)強(qiáng)度。只能通過(guò)選擇理想的PCB材料來(lái)控制它。

1.2集膚效應(yīng):高頻信號(hào)還負(fù)責(zé)產(chǎn)生電流值變化的波形。此類(lèi)信號(hào)具有其自感值,該值會(huì)在高頻下引發(fā)增加的感抗。它會(huì)減少PCB表面的導(dǎo)電面積,增加電阻并降低信號(hào)強(qiáng)度??梢酝ㄟ^(guò)增加磁道寬度來(lái)減小趨膚效應(yīng),但并非總是可行的。

高速PCB設(shè)計(jì)中的衰減控制

除了精心選擇PCB絕緣體材料和走線(xiàn)布局外,還可以通過(guò)包括可編程差分輸出電壓,預(yù)加重和接收器均衡來(lái)降低信號(hào)衰減。差分輸出電壓的增加有助于改善接收器處的信號(hào)。預(yù)加重是僅通過(guò)增加第一個(gè)發(fā)射符號(hào)的電平來(lái)增強(qiáng)高頻信號(hào)分量的方法。接收器均衡電路衰減低頻信號(hào)分量,以覆蓋傳輸線(xiàn)損耗。

2.高速PCB設(shè)計(jì)中的串?dāng)_

作為電子行業(yè)的狂熱者,我們都知道電流(例如信號(hào))何時(shí)通過(guò)電線(xiàn)傳播,并在其附近產(chǎn)生磁場(chǎng)。如果附近有兩條導(dǎo)線(xiàn),則這兩個(gè)磁場(chǎng)有可能相互作用,從而導(dǎo)致兩個(gè)信號(hào)之間的能量交叉耦合,稱(chēng)為串?dāng)_。顯著地,電感耦合(由來(lái)自空閑導(dǎo)線(xiàn)上的源導(dǎo)線(xiàn)的磁場(chǎng)感應(yīng)的電流)和電容耦合(當(dāng)空閑導(dǎo)線(xiàn)暴露于與源中電壓的變化率成比例的電流量時(shí)的電場(chǎng)的耦合)導(dǎo)線(xiàn))會(huì)導(dǎo)致串?dāng)_的能量交叉耦合。

串?dāng)_有兩種類(lèi)型:垂直和水平。垂直串?dāng)_是由其他層或中間層上的信號(hào)引起的,而同一層或內(nèi)層上的信號(hào)則引起水平串?dāng)_。

注意:最大串?dāng)_值是接收器上的預(yù)期電壓與接收器閾值之間的差。

3.1高速PCB設(shè)計(jì)中的串?dāng)_控制。

可以通過(guò)增大走線(xiàn)間距,在各層之間放置接地層以及使用低介電材料來(lái)防止串?dāng)_。

3.1.1 跡線(xiàn)間距:兩條跡線(xiàn)之間的中心間距應(yīng)至少為其跡線(xiàn)寬度的3倍。在不影響兩條走線(xiàn)之間的距離的情況下,將走線(xiàn)與接地平面之間的距離減小至10密耳有助于減輕串?dāng)_。

跡線(xiàn)分離可以減少高速PCB中的串?dāng)_。

3.1.2 實(shí)心接地層的放置:通過(guò)在層之間放置實(shí)心接地層,可以防止不同層之間的串?dāng)_。盡管增加平面會(huì)增加成本,但它們解決了SI問(wèn)題,例如控制走線(xiàn)阻抗,減少旁路電容器電流環(huán)路和電源阻抗等。

3.1.3 低介電常數(shù)材料:低介電常數(shù)材料可通過(guò)減少走線(xiàn)之間的互電容/雜散電容來(lái)克服串?dāng)_。

4.直角走線(xiàn)和過(guò)孔對(duì)高速PCB設(shè)計(jì)的影響

走線(xiàn)布線(xiàn)和通孔位置會(huì)通過(guò)增加反射,串?dāng)_和更改阻抗值來(lái)影響信號(hào)完整性。具有直角的走線(xiàn)會(huì)導(dǎo)致更多的輻射,因?yàn)樗鼤?huì)增加拐角區(qū)域的電容值,從而導(dǎo)致特性阻抗發(fā)生變化,然后反射。

解決方案:可以通過(guò)將直角彎曲替換為兩個(gè)45度角來(lái)最小化反射。為了獲得最小的阻抗變化,圓形彎曲布線(xiàn)是最佳的。

在拐角處,高速信號(hào)應(yīng)改為45°彎曲。

通孔對(duì)于布線(xiàn)很重要,但通孔會(huì)增加電感和電容值。這會(huì)改變特性阻抗值,從而增加反射。

過(guò)孔還會(huì)增加走線(xiàn)長(zhǎng)度。請(qǐng)勿在不同的走線(xiàn)中添加過(guò)孔。

5.在高速PCB設(shè)計(jì)中使用不同的布線(xiàn)技術(shù)

正交路由可將信號(hào)定向到不同的層上,并最大程度地減少耦合區(qū)域。

最小化信號(hào)之間的平行游程長(zhǎng)度(>500密耳)。

減少驅(qū)動(dòng)器扇出(負(fù)載數(shù)量)。
責(zé)任編輯:tzh

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀(guān)點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • pcb
    pcb
    +關(guān)注

    關(guān)注

    4407

    文章

    23886

    瀏覽量

    424512
  • 電流
    +關(guān)注

    關(guān)注

    40

    文章

    7212

    瀏覽量

    141270
  • 電壓
    +關(guān)注

    關(guān)注

    45

    文章

    5777

    瀏覽量

    121932
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    高速PCB諧振威力,不容小覷

    高速先生成員--姜杰 如果大家對(duì)平面諧振腔的印象還停留在方方正正的銅皮上,這篇文章可能會(huì)顛覆你的認(rèn)知…… 高速先生最近在做SMA測(cè)試板的仿真時(shí),遇到一個(gè)奇怪的現(xiàn)象:同一塊PCB,某些層面
    發(fā)表于 02-03 14:36

    PCB板雙面布局的DDR表底線(xiàn)居然不一樣

    越好,也就是下圖所示的這幾段線(xiàn)。 這個(gè)客戶(hù)還是比較的愛(ài)學(xué)習(xí),除了硬件本身的知識(shí)外,還花很多時(shí)間去了解PCB設(shè)計(jì)的知識(shí),也看了很多主流芯片的PCB設(shè)計(jì)指導(dǎo)書(shū),對(duì)DDR設(shè)計(jì)包括
    發(fā)表于 12-11 10:43

    PCB設(shè)計(jì)中的線(xiàn)寬度與電流管理

    工程師在設(shè)計(jì)的時(shí)候,很容易忽略線(xiàn)寬度的問(wèn)題,因?yàn)樵跀?shù)字設(shè)計(jì)時(shí),線(xiàn)寬度不在 考慮范圍里面。通常情況下,都會(huì)嘗試用最小的線(xiàn)寬去設(shè)計(jì)線(xiàn),這時(shí),在大電流時(shí),將會(huì)導(dǎo)致很?chē)?yán)重的問(wèn)題。下面的公
    的頭像 發(fā)表于 12-09 15:54 ?868次閱讀
    <b class='flag-5'>PCB設(shè)計(jì)</b>中的<b class='flag-5'>走</b>線(xiàn)寬度與電流管理

    PCB設(shè)計(jì)與打樣的6大核心區(qū)別,看完少3個(gè)月彎路!

    一站式PCBA加工廠(chǎng)家今天為大家講講PCB設(shè)計(jì)PCB打樣有什么區(qū)別?PCB設(shè)計(jì)和打樣之間的區(qū)別。PCB設(shè)計(jì)(Printed Circuit Board Design)和打樣(Prot
    的頭像 發(fā)表于 11-26 09:17 ?592次閱讀
    <b class='flag-5'>PCB設(shè)計(jì)</b>與打樣的6大核心區(qū)別,看完少<b class='flag-5'>走</b>3個(gè)月彎路!

    揭秘PCB設(shè)計(jì)生死線(xiàn)線(xiàn)寬度、銅厚與溫升如何決定電流承載力?

    一站式PCBA加工廠(chǎng)家今天為大家講講PCB線(xiàn)與過(guò)孔的電流承載能力有受什么影響?PCB線(xiàn)與過(guò)孔
    的頭像 發(fā)表于 11-19 09:24 ?1273次閱讀
    揭秘<b class='flag-5'>PCB設(shè)計(jì)生死線(xiàn)</b>:<b class='flag-5'>走</b>線(xiàn)寬度、銅厚與溫升如何決定電流承載力?

    到底DDR線(xiàn)能不能參考電源層???

    高速先生成員--黃剛 一些通用的PCB設(shè)計(jì)經(jīng)驗(yàn)以及高速信號(hào)理論,都告訴我們PCB上的信號(hào)最好都以地平面為參考,尤其是高速
    發(fā)表于 11-11 17:46

    高速PCB設(shè)計(jì)EMI避坑指南:5個(gè)實(shí)戰(zhàn)技巧

    高速電路PCB設(shè)計(jì)EMI方法與技巧 一、信號(hào)線(xiàn)規(guī)則 屏蔽規(guī)則: 關(guān)鍵高速信號(hào)線(xiàn)(如時(shí)鐘線(xiàn))
    的頭像 發(fā)表于 11-10 09:25 ?649次閱讀
    <b class='flag-5'>高速</b><b class='flag-5'>PCB設(shè)計(jì)</b>EMI避坑指南:5個(gè)實(shí)戰(zhàn)技巧

    【「高速數(shù)字設(shè)計(jì)(基礎(chǔ)篇)」閱讀體驗(yàn)】 + 書(shū)籍評(píng)測(cè)第一篇

    的內(nèi)容:包括但不限于信號(hào)完整性理論、高速數(shù)字信號(hào)設(shè)計(jì)和高速PCB設(shè)計(jì)等的內(nèi)容。如作者所說(shuō):本書(shū)少部分章節(jié)內(nèi)容最初發(fā)布于其個(gè)人微信公眾號(hào),但是在本書(shū)進(jìn)行了細(xì)節(jié)更正和內(nèi)容擴(kuò)充,很多章節(jié)都是最新撰寫(xiě)的,對(duì)讀
    發(fā)表于 11-09 10:31

    【EMC技術(shù)案例】共模電感與電源模塊之間PCB線(xiàn)導(dǎo)致RE超標(biāo)案例

    【EMC技術(shù)案例】共模電感與電源模塊之間PCB線(xiàn)導(dǎo)致RE超標(biāo)案例
    的頭像 發(fā)表于 09-28 15:05 ?706次閱讀
    【EMC技術(shù)案例】共模電感與電源模塊之間<b class='flag-5'>PCB</b><b class='flag-5'>走</b><b class='flag-5'>線(xiàn)</b>導(dǎo)致RE超標(biāo)案例

    別蒙我,PCB板上這幾對(duì)高速線(xiàn)怎么看我都覺(jué)得一樣!

    工程師說(shuō)過(guò)孔這檔子事了。那不說(shuō)過(guò)孔說(shuō)什么啊,就單純的線(xiàn),正常的話(huà)也不影響高速性能。Chris就喜歡杠,就打算在線(xiàn)上挑挑刺! 你以為C
    發(fā)表于 06-09 14:34

    allegro軟件線(xiàn)命令下參數(shù)不顯示如何解決

    PCB設(shè)計(jì)中,線(xiàn)命令是頻繁使用的功能之一。執(zhí)行走線(xiàn)命令后,通常會(huì)在Options面板中顯示線(xiàn)寬、層、角度等設(shè)置選項(xiàng),用于調(diào)整
    的頭像 發(fā)表于 06-05 09:30 ?2054次閱讀
    allegro軟件<b class='flag-5'>走</b><b class='flag-5'>線(xiàn)</b>命令下參數(shù)不顯示如何解決

    PCB設(shè)計(jì)如何用電源去耦電容改善高速信號(hào)質(zhì)量

    PCB設(shè)計(jì)電源去耦電容改善高速信號(hào)質(zhì)量?!What?Why? How?
    的頭像 發(fā)表于 05-19 14:27 ?799次閱讀
    <b class='flag-5'>PCB設(shè)計(jì)</b>如何用電源去耦電容改善<b class='flag-5'>高速</b>信號(hào)質(zhì)量

    符合EMC的PCB設(shè)計(jì)準(zhǔn)則

    時(shí)源芯微專(zhuān)業(yè)EMC/EMI/EMS整改 EMC防護(hù)器件 就ESD問(wèn)題而言,設(shè)計(jì)上需要注意的地方很多,尤其是關(guān)于GND布線(xiàn)的設(shè)計(jì)及線(xiàn)距,PCB設(shè)計(jì)中應(yīng)該注意的要點(diǎn): (1) PCB板邊間距規(guī)范:
    的頭像 發(fā)表于 05-15 16:42 ?871次閱讀

    建議收藏,這31條PCB設(shè)計(jì)布線(xiàn)技巧

    內(nèi)容,將針對(duì)PCB的布線(xiàn)方式,做個(gè)全面的總結(jié)。1、線(xiàn)長(zhǎng)度應(yīng)包含過(guò)孔和封裝焊盤(pán)的長(zhǎng)度。2、布線(xiàn)角度優(yōu)選135°角出線(xiàn)方式,任意角度出線(xiàn)會(huì)導(dǎo)致制版出現(xiàn)工藝問(wèn)題。 3、布線(xiàn)避免直角或者銳角布線(xiàn),導(dǎo)致轉(zhuǎn)角位置
    發(fā)表于 04-19 10:46

    PCB Layout中的三種線(xiàn)策略

    電容,反射,EMI等效應(yīng)在TDR測(cè)試中幾乎體現(xiàn)不出來(lái),高速PCB設(shè)計(jì)工程師的重點(diǎn)還是應(yīng)該放在布局,電源/地設(shè)計(jì),線(xiàn)設(shè)計(jì),過(guò)孔等其他方面。當(dāng)然,盡管
    發(fā)表于 03-13 11:35