SRAM是隨機(jī)存取存儲(chǔ)器的一種。“靜態(tài)”是指這種存儲(chǔ)器只要保持通電，里面儲(chǔ)存的數(shù)據(jù)就可以恒常保持。SRAM不需要刷新電路即能保存它內(nèi)部存儲(chǔ)的數(shù)據(jù)。SRAM功耗取決于它的訪問(wèn)頻率。如果用高頻率訪問(wèn)SRAM，其功耗比DRAM大得多。有的SRAM在全帶寬時(shí)功耗達(dá)到幾個(gè)瓦特量級(jí)。另一方面，SRAM如果用于溫和的時(shí)鐘頻率的微處理器，其功耗將非常小，在空閑狀態(tài)時(shí)功耗可以忽略不計(jì)—幾個(gè)微瓦特級(jí)別。本篇內(nèi)容要介紹的是關(guān)于SRAM的基礎(chǔ)模塊存有三種情況：standby（空余），read（讀）和write（寫）。

第一種情況：standby

假如WL沒(méi)有選為上拉電阻，那么M5和M62個(gè)做為操縱用的晶體三極管處在短路情況，也就是基礎(chǔ)模塊與基準(zhǔn)線BL防護(hù)。而M1-M4構(gòu)成的2個(gè)反相器持續(xù)保持其情況。

第二種情況：read

最先，假定儲(chǔ)存的內(nèi)容為1，也就是Q處為上拉電阻。讀周期時(shí)間原始，二根基準(zhǔn)線BL，BL#預(yù)在線充值為上拉電阻，由于讀寫能力情況時(shí)，WL也會(huì)為上拉電阻，促使讓做為自動(dòng)開(kāi)關(guān)的2個(gè)晶體三極管M5，M6通斷。

隨后，讓Q的值傳送給基準(zhǔn)線BL只到預(yù)充的電位差，另外泄排掉BL#預(yù)充的電。從總體上，運(yùn)用M1和M5的通道立即連到低電頻使其數(shù)值低電頻，即BL#為低；另一方面，在BL一側(cè)，M4和M6通斷，把BL立即拉升。

第三種情況：write

寫周期時(shí)間剛開(kāi)始，最先把要載入的情況載入及時(shí)線BL，假定要載入0，那么就設(shè)定BL為0且BL#為1。隨后，WL設(shè)定為上拉電阻，這般，基準(zhǔn)線的情況就被加載sram芯片的基礎(chǔ)模塊了。深入分析全過(guò)程，能夠自身畫一下。