作者：romme

1、PCI Express總線架構(gòu)

如果將計(jì)算機(jī)比作人的話，CPU就是人的大腦，而PCIe就是人的神經(jīng)中樞，負(fù)責(zé)內(nèi)部數(shù)據(jù)信息的傳輸。下圖是PCIe總線結(jié)構(gòu)。

處理器系統(tǒng)首先使用一個(gè)虛擬的PCI橋分離處理器系統(tǒng)的存儲(chǔ)器域與PCI總線域。FSB總線下的所有外部設(shè)備都屬于PCI總線域。

RC由兩個(gè)FSB-to-PCIe橋和存儲(chǔ)器控制器組成。這兩個(gè)FSB-to-PCIe橋分別推出一個(gè)x16和x8的PCIe鏈路，其中x16的PCIe鏈路連接顯卡控制器（GFX），x8的PCIe鏈路連接一個(gè)Switch進(jìn)行PCIe鏈路擴(kuò)展，而存儲(chǔ)器控制器連接DDR插槽或顆粒。

PCIe總線使用端到端的連接方式，因此只有Switch才能對(duì)PCIe鏈路進(jìn)行擴(kuò)展，而每擴(kuò)展一條PCIe鏈路將產(chǎn)生一個(gè)新的PCI總線號(hào)。

Switch可以將1個(gè)x8的PCIe端口擴(kuò)展為4個(gè)x2的PCIe端口，其中每個(gè)PCIe端口都可以掛接EP。除此之外，PCIe總線還可以使用PCIe橋，將PCIe總線轉(zhuǎn)換為PCI總線或PCI-X總線，之后掛接PCI或PCI-X設(shè)備。

2、PCI Express總線層次結(jié)構(gòu)

PCIE總線采用串行連接方式，并使用數(shù)據(jù)包(Packet)進(jìn)行數(shù)據(jù)傳輸，且需要通過多個(gè)層次，包括事務(wù)層、數(shù)據(jù)鏈路層和物理層。PCIe總線的層次結(jié)構(gòu)如下圖所示。

（1）事務(wù)層

事務(wù)層定義了PCIE總線使用總線事務(wù)，其中多數(shù)總線事務(wù)與PCI總線兼容。這些總線事務(wù)可以通過Switch等設(shè)備傳送到其他PCIE設(shè)備或者RC。RC也可以使用這些總線事務(wù)訪問PCIE設(shè)備。事務(wù)層接收來自PCIE設(shè)備核心層的數(shù)據(jù)，并將其封裝為TLP(Transaction Layer Packet)后，發(fā)向數(shù)據(jù)鏈路層。此外事務(wù)層還可以從數(shù)據(jù)鏈路層中接收數(shù)據(jù)報(bào)文，然后轉(zhuǎn)發(fā)至PCIE設(shè)備的核心層。

（2）數(shù)據(jù)鏈路層

數(shù)據(jù)鏈路層保證來自發(fā)送端事務(wù)層的報(bào)文可以可靠、完整地發(fā)送到接收端的數(shù)據(jù)鏈路層。來自事務(wù)層的報(bào)文在通過數(shù)據(jù)鏈路層時(shí)，將被添加Sequence Number前綴和CRC后綴。數(shù)據(jù)鏈路層使用ACK/NAK協(xié)議保證報(bào)文的可靠傳遞。

（3）物理層

物理層是PCIE總線最底層，將PCIE設(shè)備連接在一起。PCIE總線的物理層為PCIE設(shè)備間的數(shù)據(jù)通信提供傳送介質(zhì)，并管理鏈路狀態(tài)。

編輯：hfy