-flatten_hierarchy

full: 綜合時(shí)將原始設(shè)計(jì)打平，只保留頂層層次，執(zhí)行邊界優(yōu)化
none: 綜合時(shí)完全保留原始設(shè)計(jì)層次，不執(zhí)行邊界優(yōu)化
rebuilt: 綜合時(shí)將原始設(shè)計(jì)打平，執(zhí)行邊界優(yōu)化，綜合后將網(wǎng)表文件按照原始層次顯示，故與原始層次相似。

當(dāng)-flatten_hierarchy為none時(shí)消耗的寄存器最多，建議其設(shè)定為默認(rèn)值rebuilt。

-fsm_extraction

用于設(shè)定狀態(tài)機(jī)的編碼方式，默認(rèn)值為auto。
-fsm_encoding
功能同上，優(yōu)先級高于-fsm_extraction，但如果代碼本身已經(jīng)定義了編碼方式，該設(shè)定將無效。
one-hot:任意狀態(tài)只有一個(gè)比特位置一。

-keep_equivalent_registers

equivalent registers，等效寄存器，即共享輸入數(shù)據(jù)的寄存器。
勾選時(shí)，等效寄存器不合并；
不勾選時(shí)，等效寄存器合并。
等效寄存器可以有效的降低扇出，可以通過綜合屬性keep避免其被合并。

-resource_sharing

其目的是對算術(shù)運(yùn)算通過資源共享優(yōu)化設(shè)計(jì)資源
auto
on
off

-control_set_opt_threshold

觸發(fā)器的控制集由時(shí)鐘信號、復(fù)位/置位信號和使能信號構(gòu)成，通常只有{clk，set/rst，ce}均相同的觸發(fā)器才可以被放置在一個(gè)SLICE中。
control_set_opt_threshold的值為控制信號（不包括時(shí)鐘和數(shù)據(jù)）的扇出個(gè)數(shù)，表明對小于此值的同步信號進(jìn)行優(yōu)化，顯然此值越大，被優(yōu)化的觸發(fā)器越多，但占用的查找表也越多。
control_set_opt_threshold的值為0，不進(jìn)行優(yōu)化。
auto:默認(rèn)值。

-no_lc

對于一個(gè)x輸入布爾表達(dá)式和一個(gè)y輸入的布爾表達(dá)式，只要滿足x + y ≤5（相同變量只算一次），這兩個(gè)布爾表達(dá)式就可以放置在一個(gè)LUT6中實(shí)現(xiàn)。
當(dāng)-no_lc被勾選時(shí)，則不允許出現(xiàn)LUT整合。
通過LUT整合可以降低LUT的資源消耗率，但也可能導(dǎo)致布線擁塞。因此，xilinx建議，當(dāng)整合的LUT超過了LUT總量的15%時(shí)，應(yīng)考慮勾選-no_lc,關(guān)掉LUT整合。

-shreg_min_size

shreg_min_size決定了當(dāng)VHDL代碼描述的移位寄存器深度大于此設(shè)定值時(shí)，將采用“觸發(fā)器+SRL+觸發(fā)器”的方式實(shí)現(xiàn)。

編輯：hfy