91欧美超碰AV自拍|国产成年人性爱视频免费看|亚洲 日韩 欧美一厂二区入|人人看人人爽人人操aV|丝袜美腿视频一区二区在线看|人人操人人爽人人爱|婷婷五月天超碰|97色色欧美亚州A√|另类A√无码精品一级av|欧美特级日韩特级

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

【vivado學(xué)習(xí)】典型時(shí)序模型的三條時(shí)鐘路徑分析

電子設(shè)計(jì) ? 來(lái)源: FPGA開源工作室 ? 作者: FPGA開源工作室 ? 2020-11-26 14:16 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

典型的時(shí)序模型由發(fā)起寄存器、組合邏輯和捕獲寄存器3部分組成,如圖1所示形成了三條時(shí)鐘路徑:原時(shí)鐘路徑(Source Clock path)、數(shù)據(jù)時(shí)鐘路徑(Data path)、目的時(shí)鐘路徑(Destination Clock path)。

圖1 時(shí)序模型1

1、建立時(shí)間(setup)和保持時(shí)間(hold)

如圖1所示,時(shí)鐘上升邊沿(Capture Edge 、Next Launch Edge)會(huì)將數(shù)據(jù)保存下來(lái),但是必須要滿足一定的條件:

A,建立時(shí)間Tsu:在時(shí)鐘有效沿之前,數(shù)據(jù)必須保持穩(wěn)定的最小時(shí)間;

B,保持時(shí)間Th:在時(shí)鐘有效沿之后,數(shù)據(jù)必須保持穩(wěn)定的最小時(shí)間;

這就相當(dāng)于一個(gè)窗口時(shí)間,在有效邊沿的窗口時(shí)間內(nèi),數(shù)據(jù)必須保持穩(wěn)定;這里的時(shí)鐘信號(hào)時(shí)序和數(shù)據(jù)信號(hào)時(shí)序,都是寄存器實(shí)際感受到的時(shí)序。

2、發(fā)起沿和捕獲沿

如圖1所示,發(fā)起沿和捕獲沿通常相差一個(gè)時(shí)鐘周期同時(shí)捕獲沿也是下一個(gè)發(fā)起沿。

發(fā)起沿(LaunchEdge):數(shù)據(jù)被launch的時(shí)鐘邊沿;也就是說(shuō),每一個(gè)啟動(dòng)沿,一般都會(huì)產(chǎn)生一個(gè)新的數(shù)據(jù)!

捕獲沿(CaptureEdge):數(shù)據(jù)被latch的時(shí)鐘邊沿;也就是說(shuō),每一個(gè)鎖存沿,都會(huì)有一個(gè)新的數(shù)據(jù)被保存!

3、時(shí)序模型2

如圖2所示:

Clk--時(shí)鐘源

Rega--發(fā)起寄存器

Regb--捕獲寄存器

Tclka--原時(shí)鐘延時(shí)

Tclkb--目的時(shí)鐘延時(shí)

Tco--發(fā)起沿有效到數(shù)據(jù)出現(xiàn)在發(fā)起寄存器Q端口所需時(shí)間

Tdata--數(shù)據(jù)延時(shí)(組合邏輯和走線延時(shí))

Tsu--捕獲寄存器建立時(shí)間

Th--捕獲寄存器保持時(shí)間

圖2 時(shí)序模型2

4、數(shù)據(jù)到達(dá)時(shí)間(Data Arrival Time)

圖3 數(shù)據(jù)到達(dá)時(shí)間

數(shù)據(jù)到達(dá)時(shí)間(Data Arrival Time)=Launch Edge +Tclka+Tco+Tdata

已發(fā)起沿為時(shí)間參考點(diǎn),LaunchEdge 通常為0。

5、數(shù)據(jù)建立需求時(shí)間(setup)


數(shù)據(jù)建立需求時(shí)間(DataRequired Time(setup)) = Tclkb-Tsu-Clock Uncertainty

表明數(shù)據(jù)必須提前Tsu穩(wěn)定存在于捕獲寄存器的輸入端口。

6、數(shù)據(jù)保持需求時(shí)間(hold)


數(shù)據(jù)保持需求時(shí)間(DataRequired Time(hold))=Tclkb +Th-Clock Uncertainty

表明數(shù)據(jù)必須在時(shí)鐘捕獲沿(regb/clk)之后穩(wěn)定存在一段時(shí)間Th。

7、建立時(shí)間裕量(Setup Slack)


建立時(shí)間裕量(SetupSlack)= Data Required Time(setup)-Data Arrival Time(setup)

如果SetupSlack為正,則說(shuō)明數(shù)據(jù)在規(guī)定的時(shí)間內(nèi)達(dá)到了目標(biāo)。反之,則認(rèn)為數(shù)據(jù)并沒(méi)有在規(guī)定的時(shí)間達(dá)到目標(biāo),此時(shí)REG2鎖存的數(shù)據(jù)很有可能存在亞穩(wěn)態(tài)。

8、保持時(shí)間裕量(Hold Slack)


保持時(shí)間裕量(holdSlack)=DataRequired Time(hold)-Data Arrival Time(hold)

如果為正,則認(rèn)為數(shù)據(jù)在被鎖存的時(shí)候有足夠多的穩(wěn)定時(shí)間,是有效的。反之則認(rèn)為數(shù)據(jù)有誤或者數(shù)據(jù)可能存在亞穩(wěn)態(tài)。

編輯:hfy


聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 寄存器
    +關(guān)注

    關(guān)注

    31

    文章

    5609

    瀏覽量

    130054
  • 數(shù)據(jù)信號(hào)

    關(guān)注

    0

    文章

    61

    瀏覽量

    12297
  • Vivado
    +關(guān)注

    關(guān)注

    19

    文章

    857

    瀏覽量

    71162
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    Vivado時(shí)序約束中invert參數(shù)的作用和應(yīng)用場(chǎng)景

    Vivado時(shí)序約束中,-invert是用于控制信號(hào)極性的特殊參數(shù),應(yīng)用于時(shí)鐘約束(Clock Constraints)和延遲約束(Delay Constraints)中,用于指定信號(hào)的有效邊沿或邏輯極性。
    的頭像 發(fā)表于 02-09 13:49 ?228次閱讀
    <b class='flag-5'>Vivado</b><b class='flag-5'>時(shí)序</b>約束中invert參數(shù)的作用和應(yīng)用場(chǎng)景

    RGB時(shí)序的工作原理講解

    圖文配合講解了RGB時(shí)序的應(yīng)用場(chǎng)景、什么是RGB時(shí)序、信號(hào)格式與傳輸規(guī)則、燈珠芯片的工作流程、顏色與動(dòng)態(tài)效果控制方式等
    發(fā)表于 02-06 11:36 ?0次下載

    vivado中常用時(shí)序約束指令介紹

    vivado中,我們常用的時(shí)序約束指令主要包括如下幾個(gè)方面。
    的頭像 發(fā)表于 01-20 16:15 ?342次閱讀

    輸入引腳時(shí)鐘約束_Xilinx FPGA編程技巧-常用時(shí)序約束詳解

    基本的約束方法 為了保證成功的設(shè)計(jì),所有路徑時(shí)序要求必須能夠讓執(zhí)行工具獲取。最普遍的路徑以及異常路徑為: 輸入
    發(fā)表于 01-16 08:19

    eVTOL動(dòng)力系統(tǒng)的多元化技術(shù)路徑分析:純電、燃油與增程式的性能邊界、適用場(chǎng)景與綜合成本模型構(gòu)建

    電動(dòng)垂直起降(eVTOL)飛行器的動(dòng)力系統(tǒng)是其最為核心的子系統(tǒng),直接決定了飛行器的航程、載荷、安全性、經(jīng)濟(jì)性和環(huán)保性,是整個(gè)產(chǎn)業(yè)技術(shù)攻關(guān)的焦點(diǎn)。當(dāng)前,行業(yè)探索并形成了三條主流技術(shù)路線:純電動(dòng)動(dòng)力系統(tǒng)、傳統(tǒng)燃油動(dòng)力系統(tǒng)以及增程式發(fā)電配套系統(tǒng)(混合動(dòng)力)。
    的頭像 發(fā)表于 01-09 10:25 ?802次閱讀
    eVTOL動(dòng)力系統(tǒng)的多元化技術(shù)<b class='flag-5'>路徑分析</b>:純電、燃油與增程式的性能邊界、適用場(chǎng)景與綜合成本<b class='flag-5'>模型</b>構(gòu)建

    數(shù)字IC/FPGA設(shè)計(jì)中的時(shí)序優(yōu)化方法

    在數(shù)字IC/FPGA設(shè)計(jì)的過(guò)程中,對(duì)PPA的優(yōu)化是無(wú)處不在的,也是芯片設(shè)計(jì)工程師的使命所在。此節(jié)主要將介紹performance性能的優(yōu)化,如何對(duì)時(shí)序路徑進(jìn)行優(yōu)化,提高工作時(shí)鐘頻率。
    的頭像 發(fā)表于 12-09 10:33 ?3308次閱讀
    數(shù)字IC/FPGA設(shè)計(jì)中的<b class='flag-5'>時(shí)序</b>優(yōu)化方法

    vivado時(shí)序分析相關(guān)經(jīng)驗(yàn)

    改為寄存輸出。 時(shí)序分析有兩個(gè)主要路徑 Intra-clock:同時(shí)鐘之間的路徑分析,需實(shí)打?qū)嵔鉀Q。(改善設(shè)計(jì),改變綜合策略等) Inter
    發(fā)表于 10-30 06:58

    移植E203到Genesys2開發(fā)板時(shí)遇到時(shí)序問(wèn)題的常見原因

    在移植E203到自己的Genesys2開發(fā)板時(shí)候遇到時(shí)序問(wèn)題的常見原因 1.在vivado中,連接的管腳的信號(hào)一般都會(huì)自動(dòng)添加OBUF或IBUF。 但是對(duì)于inout類型的接口,不會(huì)主動(dòng)添加
    發(fā)表于 10-29 07:04

    E203內(nèi)核移植到FPGA開發(fā)板時(shí)出現(xiàn)時(shí)序違例的解決方式

    在移植內(nèi)核時(shí),用VIVADO進(jìn)行綜合實(shí)現(xiàn)后會(huì)出現(xiàn)時(shí)序違例,如圖: 雖然可以上板正常進(jìn)行開發(fā),但是還是想把這些違例解決下^_^ 檢查后,發(fā)現(xiàn)是 apb_adv_timer 這條路徑報(bào)的違例,解決方式
    發(fā)表于 10-27 07:32

    時(shí)序約束問(wèn)題的解決辦法

    在使用vivado對(duì) Verilog 代碼進(jìn)行綜合后,點(diǎn)擊“SYNTHESIS”下的“Report Timing Summary”,可以查看綜合后的時(shí)序報(bào)告,查看 Setup Time 和 Hold
    發(fā)表于 10-24 09:55

    E203分享之DDR擴(kuò)展方案實(shí)施流程(下)

    false_path,因?yàn)閙ig產(chǎn)生的用戶時(shí)鐘ui_clk和系統(tǒng)頂層時(shí)鐘clk_16M是異步的,故綜合時(shí)不分析這段時(shí)序路徑,否則會(huì)
    發(fā)表于 10-23 06:16

    京東:調(diào)用用戶行為API分析購(gòu)買路徑,優(yōu)化頁(yè)面跳轉(zhuǎn)邏輯

    ? ?在電商平臺(tái)的激烈競(jìng)爭(zhēng)中, 用戶購(gòu)買路徑的流暢性 直接影響轉(zhuǎn)化率。京東通過(guò)深度整合用戶行為API,構(gòu)建了完整的購(gòu)買路徑分析體系,顯著優(yōu)化了頁(yè)面跳轉(zhuǎn)邏輯。以下是關(guān)鍵技術(shù)實(shí)現(xiàn)路徑: 一、用戶行為
    的頭像 發(fā)表于 09-18 14:38 ?673次閱讀
    京東:調(diào)用用戶行為API<b class='flag-5'>分析</b>購(gòu)買<b class='flag-5'>路徑</b>,優(yōu)化頁(yè)面跳轉(zhuǎn)邏輯

    FPGA時(shí)序約束之設(shè)置時(shí)鐘

    Vivado時(shí)序分析工具默認(rèn)會(huì)分析設(shè)計(jì)中所有時(shí)鐘相關(guān)的時(shí)序
    的頭像 發(fā)表于 04-23 09:50 ?1383次閱讀
    FPGA<b class='flag-5'>時(shí)序</b>約束之設(shè)置<b class='flag-5'>時(shí)鐘</b>組

    TDengine 發(fā)布時(shí)序數(shù)據(jù)分析 AI 智能體 TDgpt,核心代碼開源

    組成部分,標(biāo)志著時(shí)序數(shù)據(jù)庫(kù)在原生集成 AI 能力方面邁出了關(guān)鍵一步。 TDgpt 是內(nèi)嵌于 TDengine 中的時(shí)序數(shù)據(jù)分析 AI 智能體,具備時(shí)序數(shù)據(jù)預(yù)測(cè)、異常檢測(cè)、數(shù)據(jù)補(bǔ)全、分類等多項(xiàng)智能
    的頭像 發(fā)表于 03-27 10:30 ?745次閱讀
    TDengine 發(fā)布<b class='flag-5'>時(shí)序數(shù)據(jù)分析</b> AI 智能體 TDgpt,核心代碼開源

    一文詳解Vivado時(shí)序約束

    Vivado時(shí)序約束是保存在xdc文件中,添加或創(chuàng)建設(shè)計(jì)的工程源文件后,需要?jiǎng)?chuàng)建xdc文件設(shè)置時(shí)序約束。時(shí)序約束文件可以直接創(chuàng)建或添加已存在的約束文件,創(chuàng)建約束文件有兩種方式:Con
    的頭像 發(fā)表于 03-24 09:44 ?4864次閱讀
    一文詳解<b class='flag-5'>Vivado</b><b class='flag-5'>時(shí)序</b>約束