本片主要介紹PCIe總線的電源管理,主要包括不同板卡的功耗、板卡的能耗等級(jí)等。
1、功耗等級(jí)
根據(jù)《PCIx系列之“PCIe總線信號(hào)介紹”》,PCIe接口的電源包括+12V、+3.3V、+3.3Vaux三種。根據(jù)功耗的不同,三種電壓的供電能力不同,PCIe卡可以分為以下幾種:
- 10W,直接通過(guò)金手指提供;
- 25W,直接通過(guò)金手指提供;
- 75W,直接通過(guò)金手指提供;
- 150W,需同時(shí)通過(guò)金手指和2×3Connector提供;
- 225W,需同時(shí)通過(guò)金手指和2×4Connector提供;
- 300W,需同時(shí)通過(guò)金手指和2×3Connector和2×4 Connector提供;




3、電源管理
PCIe卡和RC建立連接后,Link power management states有如下幾種:
- L0 – Active state. 是工作狀態(tài),所有的PCIe操作都可以進(jìn)行。
- L0s – A low resume latency, energy saving “standby” state. 是節(jié)能的待機(jī)狀態(tài),但是能很快恢復(fù)到工作狀態(tài)。
- L1 – Higher latency, lower power “standby” state. 是低能耗的待機(jī)狀態(tài),需要比L0s更多的時(shí)間恢復(fù)到工作狀態(tài)。
- L2/L3 Ready – Staging point for L2 or L3.
- L2 – Auxiliary-powered Link, deep-energy-saving state. 使用輔助供電,深度節(jié)能狀態(tài),實(shí)現(xiàn)上面屬于可選的狀態(tài)。
- L3 – Link Off state. 是完全關(guān)閉的狀態(tài)。
- LDn – A transitional Link Down pseudo-state prior to L0.

Device Power Management States有如下幾種:
- D0 State
D0 uninitialized state
D0 active state
- D1 State
- D2 State
- D3 State
D3 hot state
D3 cold state

每一種尺寸的卡,在上電時(shí)其默認(rèn)最大功耗是有限制的,可以通過(guò)軟件配置更高的功率。每種尺寸的卡的默認(rèn)功率為:
- A x1 standard height, half-length card is limited to a 10 W maximum power dissipation.
- A x1 low profile card is limited to a 10 W maximum power dissipation.
- A x1 standard height, full-length card is limited to a 10 W maximum power dissipation at initial power up. When the card is configured for high power, by default, it must not exceed a 25 W maximum power dissipation oroptionally it must not exceed a 75 W maximum power dissipation.
- A x4/x8 or a x16 standard height or low profile card is limited to a25 W maximum power dissipation at initial power up. When a card is configured for high power, it must not exceed a 75 W maximum power dissipation.
編輯:hfy
聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。
舉報(bào)投訴
-
PCIE總線
+關(guān)注
關(guān)注
0文章
58瀏覽量
14021 -
PCIe卡
+關(guān)注
關(guān)注
0文章
12瀏覽量
7714
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
熱點(diǎn)推薦
總線授時(shí)卡優(yōu)勢(shì)解讀 #雙模pcie授時(shí)卡 #北斗pcie授時(shí)卡 #pcie授時(shí)板卡 #總線 #同步天下
PCIe
jf_16650182
發(fā)布于 :2026年02月03日 10:18:45
電源電容的作用
、100nF等。
4.去耦:當(dāng)數(shù)字電路的狀態(tài)發(fā)生改變時(shí),會(huì)在電源線上產(chǎn)生一個(gè)尖峰電流,形成瞬變的噪聲電壓,會(huì)影響前級(jí)的正常工作,這就是耦合。去藕電容
發(fā)表于 01-21 07:41
小尺寸車(chē)規(guī)貼片電容 車(chē)載 ADAS 模塊電源去耦
尺寸車(chē)規(guī)貼片電容在車(chē)載ADAS模塊電源去耦中的應(yīng)用,以下從核心參數(shù)、選型要點(diǎn)、典型應(yīng)用場(chǎng)景及推薦方案四個(gè)方面展開(kāi)分析: 一、核心參數(shù):小尺寸與車(chē)規(guī)級(jí)性能的平衡 封裝尺寸與
【「高速數(shù)字設(shè)計(jì)(基礎(chǔ)篇)」閱讀體驗(yàn)】第六章 去耦電容的容量需求分析
不同設(shè)計(jì)場(chǎng)景
倍乘系數(shù)法:適合負(fù)載電容明確的簡(jiǎn)單電路,快速出結(jié)果;
功耗電容法:解決復(fù)雜IC負(fù)載電容難測(cè)的問(wèn)題,通過(guò)功耗反推更具實(shí)操性;
電壓波動(dòng)約束法:從電源噪聲指標(biāo)倒推,精準(zhǔn)度高。
發(fā)表于 11-19 20:48
【「高速數(shù)字設(shè)計(jì)(基礎(chǔ)篇)」閱讀體驗(yàn)】第五章 去耦電容
最近在啃《高速數(shù)字設(shè)計(jì)》,第五章“去耦電容:遠(yuǎn)交近攻”把高速電路里電源噪聲的問(wèn)題講透了,對(duì)于做硬件設(shè)計(jì)的同學(xué)來(lái)說(shuō),這章簡(jiǎn)直是“電源完整性”的
發(fā)表于 11-19 20:35
如何從電容值去區(qū)分電容的類(lèi)型及使用范圍
- 1000nF)
立刻想到:去耦、信號(hào)處理。
首選類(lèi)型:MLCC (X7R, X5R材質(zhì))、薄膜電容。
應(yīng)用:
100nF (0.1μF):經(jīng)典的IC電源
發(fā)表于 11-13 15:20
【「高速數(shù)字設(shè)計(jì)(基礎(chǔ)篇)」閱讀體驗(yàn)】+第五章去耦電容閱讀體驗(yàn)
去耦電容是PCB設(shè)計(jì)中用于穩(wěn)定電源電壓、濾除高頻噪聲的關(guān)鍵元件,其作用與布局要求直接影響電路性能。以下是核心要點(diǎn)總結(jié):
一、去
發(fā)表于 11-06 17:01
NVMe高速傳輸之擺脫XDMA設(shè)計(jì)之12:PCIe請(qǐng)求模塊設(shè)計(jì)(上)
?請(qǐng)求模塊的具體任務(wù)是將系統(tǒng)的請(qǐng)求轉(zhuǎn)換成為axis接口形式的TLP或配置管理接口信號(hào)。這些請(qǐng)求主要包含初始化配置請(qǐng)求和門(mén)鈴寫(xiě)請(qǐng)求,初始化配置請(qǐng)求由初始化模塊發(fā)起,當(dāng)配置請(qǐng)求的總線號(hào)為0時(shí),請(qǐng)求通過(guò)
發(fā)表于 08-03 22:00
PCIe協(xié)議分析儀能測(cè)試哪些設(shè)備?
(如PCIe轉(zhuǎn)NVMe/U.2盤(pán)柜)
測(cè)試場(chǎng)景:測(cè)試PCIe轉(zhuǎn)接卡或擴(kuò)展塢的性能,驗(yàn)證其對(duì)信號(hào)完整性的影響。
應(yīng)用價(jià)值:確保擴(kuò)展設(shè)備在高速數(shù)據(jù)傳輸場(chǎng)景下的穩(wěn)定性。
五、電源與熱管理相
發(fā)表于 07-25 14:09
PCB設(shè)計(jì)如何用電源去耦電容改善高速信號(hào)質(zhì)量
,高速先生則默默的看向本文的標(biāo)題:如何用電源去耦電容改善高速信號(hào)質(zhì)量?
沒(méi)錯(cuò),高速先生做過(guò)類(lèi)似的案例。
如前所述,我們的Layout攻城獅經(jīng)驗(yàn)豐富,在他的努力下,找到了另外一個(gè)對(duì)比模型
發(fā)表于 05-19 14:28
nvme IP開(kāi)發(fā)之PCIe下
配置空間 管理PCIe總線。PCI配置空間頭分為T(mén)ype0和Type1兩種類(lèi)型,Type0類(lèi)型配置空間 頭在PCIe總線中用于EP,Type
發(fā)表于 05-18 00:48
nvme IP開(kāi)發(fā)之PCIe上
體系架構(gòu)
RC是PCIe體系樹(shù)形結(jié)構(gòu)中的根節(jié)點(diǎn)。RC主要負(fù)責(zé)配置PCIe總線上的所有設(shè)備,分配資源、處理傳輸請(qǐng)求,并管理數(shù)據(jù)流動(dòng)。在處理器系統(tǒng)中,RC是負(fù)責(zé)連接CPU與
發(fā)表于 05-17 14:54
面試常考:為什么芯片電源引腳的去耦電容一般選100nF?
Part 01 前言
相信搞硬件的兄弟一般都見(jiàn)過(guò)芯片電源引腳一般會(huì)放一個(gè)電容,而且這個(gè)電容一般是100nF,而且芯片電源引腳旁的電容內(nèi)一般還
發(fā)表于 04-22 11:38
PCIe總線的電源管理之去耦電容
評(píng)論