前言：

ZYNQ 7000有三種GPIO：MIO，EMIO，AXI_GPIO

MIO是固定管腳的，屬于PS，使用時(shí)不消耗PL資源；EMIO通過(guò)PL擴(kuò)展，使用時(shí)需要分配管腳，使用時(shí)消耗PL管腳資源；AXI_GPIO是封裝好的IP核，PS通過(guò)M_AXI_GPIO接口控制PL部分實(shí)現(xiàn)IO，使用時(shí)消耗管腳資源和邏輯資源。

使用的板子是zc702。

1.MIO方式

Zynq7000 系列芯片有 54 個(gè) MIO(multiuse I/O)， 它們分配在 GPIO 的 Bank0 和Bank1 隸屬于 PS 部分， 這些 IO 與 PS 直接相連。 不需要添加引腳約束， MIO 信號(hào)對(duì) PL部分是透明的， 不可見(jiàn)。 所以對(duì) MIO 的操作可以看作是純 PS 的操作。

新建Vivado工程，添加ZYNQ CPU核，雙擊，配置好時(shí)鐘和內(nèi)存類型，確認(rèn)勾選MIO：

如系列（三）文章所述，生成bit stream，然后Launch SDK。

在SDK中新建工程，源文件如下：
#include "xgpiops.h"
#include "sleep.h"
int main()
{
static XGpioPs psGpioInstancePtr;
XGpioPs_Config* GpioConfigPtr;
int iPinNumber= 8; //DS12連接的是MIO8
u32 uPinDirection = 0x1; //1表示輸出， 0表示輸入
int xStatus;
//--MIO的初始化
GpioConfigPtr = XGpioPs_LookupConfig(XPAR_PS7_GPIO_0_DEVICE_ID);
if(GpioConfigPtr == NULL)
return XST_FAILURE;
xStatus = XGpioPs_CfgInitialize(&psGpioInstancePtr,GpioConfigPtr,
GpioConfigPtr->BaseAddr);
if(XST_SUCCESS != xStatus)
print(" PS GPIO INIT FAILED /n/r");
//--MIO的輸入輸出操作
XGpioPs_SetDirectionPin(&psGpioInstancePtr, iPinNumber,uPinDirection);//配置MIO輸出方向
XGpioPs_SetOutputEnablePin(&psGpioInstancePtr, iPinNumber,1);//配置MIO的第8位輸出
while(1)
{
XGpioPs_WritePin(&psGpioInstancePtr, iPinNumber, 1);//點(diǎn)亮MIO的第8位輸出1
usleep(500000); //延時(shí)
XGpioPs_WritePin(&psGpioInstancePtr, iPinNumber, 0);//熄滅MIO的第8位輸出0
usleep(500000); //延時(shí)
}
/****************************************************************
while(1)
{
XGpioPs_WriteReg(0xE000A000,0x00000000, 0xFF7FFFFF&0xFFFF0080);
usleep(500000); //延時(shí)
XGpioPs_WriteReg(0xE000A000,0x00000000, 0xFF7FFFFF&0xFFFF0000);
usleep(500000); //延時(shí)
} *
*****************************************************************/
return 0;
}

下載到板子上，DS12就開(kāi)始閃爍了。

2.EMIO方式

EMIO 分配在 bank2 和 bank3 和 PL部分相連。EMIO 有 64 個(gè)引腳可供我們使用 。當(dāng) MIO 不夠用時(shí)， PS 可以通過(guò)驅(qū)動(dòng) EMIO 控制 PL 部分的引腳 。

Vivado工程里ZYNQ CPU核配置，確保EMIO勾選，這里我設(shè)置了位寬為4，后面為其分配了四個(gè)管腳：

在Diagram里面將GPIO_0的引腳引出來(lái)，生成頂層文件后查看這個(gè)引腳的名字，因?yàn)槲倚薷牧嗣?，這里叫emio_0_tri_io

管腳約束文件：
#GPIO PMOD1
set_property PACKAGE_PIN E15 [get_ports {emio_0_tri_io[0]}]
set_property IOSTANDARD LVCMOS25 [get_ports {emio_0_tri_io[0]}]
set_property PACKAGE_PIN D15 [get_ports {emio_0_tri_io[1]}]
set_property IOSTANDARD LVCMOS25 [get_ports {emio_0_tri_io[1]}]
set_property PACKAGE_PIN W17 [get_ports {emio_0_tri_io[2]}]
set_property IOSTANDARD LVCMOS25 [get_ports {emio_0_tri_io[2]}]
set_property PACKAGE_PIN W5 [get_ports {emio_0_tri_io[3]}]
set_property IOSTANDARD LVCMOS25 [get_ports {emio_0_tri_io[3]}]

SDK部分：MIO號(hào)是0～53，EMIO從54開(kāi)始

#include "xgpiops.h"
#include "sleep.h"
int main()
{
static XGpioPs psGpioInstancePtr;
XGpioPs_Config* GpioConfigPtr;
int xStatus;
//-- EMIO的初始化
GpioConfigPtr = XGpioPs_LookupConfig(XPAR_PS7_GPIO_0_DEVICE_ID);
if(GpioConfigPtr == NULL)
return XST_FAILURE;
xStatus = XGpioPs_CfgInitialize(&psGpioInstancePtr,GpioConfigPtr,
GpioConfigPtr->BaseAddr);
if(XST_SUCCESS != xStatus)
print(" PS GPIO INIT FAILED /n/r");
//--EMIO的輸入輸出操作
XGpioPs_SetDirectionPin(&psGpioInstancePtr, 54,1);
XGpioPs_SetDirectionPin(&psGpioInstancePtr, 55,1);
XGpioPs_SetDirectionPin(&psGpioInstancePtr, 56,1);
XGpioPs_SetDirectionPin(&psGpioInstancePtr, 57,1);
//使能EMIO輸出
XGpioPs_SetOutputEnablePin(&psGpioInstancePtr, 54,1);
XGpioPs_SetOutputEnablePin(&psGpioInstancePtr, 55,1);
XGpioPs_SetOutputEnablePin(&psGpioInstancePtr, 56,1);
XGpioPs_SetOutputEnablePin(&psGpioInstancePtr, 57,1);
while(1)
{
XGpioPs_WritePin(&psGpioInstancePtr, 54, 1);//EMIO的第0位輸出1
usleep(200000); //延時(shí)
XGpioPs_WritePin(&psGpioInstancePtr, 54, 0);//EMIO的第0位輸出0
usleep(200000); //延時(shí)
XGpioPs_WritePin(&psGpioInstancePtr, 55, 1);//EMIO的第1位輸出1
usleep(200000); //延時(shí)
XGpioPs_WritePin(&psGpioInstancePtr, 55, 0);//EMIO的第1位輸出0
usleep(200000); //延時(shí)
XGpioPs_WritePin(&psGpioInstancePtr, 56, 1);//EMIO的第2位輸出1
usleep(200000); //延時(shí)
XGpioPs_WritePin(&psGpioInstancePtr, 56, 0);//EMIO的第2位輸出0
usleep(200000); //延時(shí)
XGpioPs_WritePin(&psGpioInstancePtr, 57, 1);//EMIO的第3位輸出1
usleep(200000); //延時(shí)
XGpioPs_WritePin(&psGpioInstancePtr, 57, 0);//EMIO的第3位輸出0
usleep(200000); //延時(shí)
}
return 0;
}

下載到板子里，PMOD1的4個(gè)led燈交替閃爍。

3.AXI_GPIO方式

VIvado工程里，ZYNQ CPU核配置：
勾選M_AXI_GPIO 接口：

勾選復(fù)位信號(hào)：

給PL的時(shí)鐘信號(hào)：

加入AXI_GPIO IP，這里設(shè)置位寬為4，后面將控制4個(gè)led燈:

自動(dòng)連接后如下圖：

管腳約束如下：
#GPIO PMOD1
set_property PACKAGE_PIN E15 [get_ports {gpio_sw_tri_o[0]}]
set_property IOSTANDARD LVCMOS25 [get_ports {gpio_sw_tri_o[0]}]
set_property PACKAGE_PIN D15 [get_ports {gpio_sw_tri_o[1]}]
set_property IOSTANDARD LVCMOS25 [get_ports {gpio_sw_tri_o[1]}]
set_property PACKAGE_PIN W17 [get_ports {gpio_sw_tri_o[2]}]
set_property IOSTANDARD LVCMOS25 [get_ports {gpio_sw_tri_o[2]}]
set_property PACKAGE_PIN W5 [get_ports {gpio_sw_tri_o[3]}]
set_property IOSTANDARD LVCMOS25 [get_ports {gpio_sw_tri_o[3]}]

SDk部分如下：

#include
#include "platform.h"
#include "xparameters.h"
#include "xgpio.h"
int main() {
XGpio gpio_led;
int status;
int i,x,y;

init_platform();
status = XGpio_Initialize(&gpio_led, 0);
if(status == 0){
printf("success /r/n");
}

XGpio_SetDataDirection(&gpio_led,1,0);//設(shè)置通道1為輸出
while (1){
for (i = 0; i XGpio_DiscreteWrite(&gpio_led, 1, 0x01 for(x =1000; x > 0; x-- ){
for (y = 100000; y > 0; y--);
}
}
}
cleanup_platform();
return 0;
}

可以看到，與EMIO一樣需要分配管腳，但是AXI_GPIO使用的頭文件是#include "xgpio.h"，而EMIO是#include "xgpiops.h"。
下載完成后，PMOD1 的四個(gè)LED燈依次閃爍。

總結(jié)：

MIO和EMIO使用PS的GPIO，，MIO固定管腳，EMIO手動(dòng)分配管腳；IP方式手動(dòng)分配管腳，綜合后需要消耗PL的邏輯資源。

編輯：hfy