91欧美超碰AV自拍|国产成年人性爱视频免费看|亚洲 日韩 欧美一厂二区入|人人看人人爽人人操aV|丝袜美腿视频一区二区在线看|人人操人人爽人人爱|婷婷五月天超碰|97色色欧美亚州A√|另类A√无码精品一级av|欧美特级日韩特级

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

早期階段芯片級物理驗證同步 SoC 設計方案解析

電子設計 ? 來源:eepw ? 作者:eepw ? 2021-01-30 12:48 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

鑒于先進工藝設計的規(guī)模和復雜性,而且各方為 搶先將產品推向市場而不斷競爭,片上系統 (SoC) 設計團隊沒有時間等到所有芯片模塊都全 部完成后才開始組裝芯片。因此,SoC 設計人員 通常會在模塊開發(fā)的同時開始芯片集成工作,以 便在設計周期的早期捕獲并糾正任何布線違規(guī), 從而幫助縮短至關重要的上市時間。錯誤在早期 階段更容易修復,而且對版圖沒有重大影響,設 計人員在此階段消除錯誤,可以減少實現流片所 需的設計規(guī)則檢查 (DRC) 迭代次數(圖 1)。

但是,早期階段芯片級物理驗證面臨許多挑 戰(zhàn)。通常,在布局規(guī)劃的早期階段,未完成模 塊中報告的違規(guī)數量非常多,導致此現象的原 因是許多系統性問題可能廣泛分布在整個設計中。系統性問題的典型例子包括:SoC 級別的模塊布局偏離網格、SoC MACRO 封裝外發(fā)生IP 合并、保留布線層上發(fā)生 IP 布線、時鐘網絡上的過孔類型 不正確,以及 SoC 中 IP 布局方向不匹配,如圖 2 所示。在這 個階段區(qū)分模塊級違規(guī)和頂層布線違規(guī)并非易事。

pIYBAGAU46mAJmVyAAFlI3DL6x4745.png

圖 1:識別和解決芯片集成問題與模塊開發(fā)并行 進行,可最大程度地減少整個設計實現流程中 的 DRC 迭代次數。

對初始 DRC 運行使用晶圓代工廠規(guī)則集中的默認設置,通常會 導致運行時間非常長,還會報告非常多的違規(guī),并產生極其龐 大的結果數據庫,所有這些都使得調試極其困難且耗時。

o4YBAGAU47OAIuGKAAG11EZeQAs076.png

圖 2:系統性錯誤常常導致早期芯片級驗 證中出現大量違規(guī)。

在此早期階段,SoC 設計人員的目標通常是最大限度地減少每 次 DRC 迭代的運行時間,并且僅關注此時相關的違規(guī)情況。 除了將模塊違規(guī)與需要調試的布線違規(guī)區(qū)分開來之外,SoC 設 計人員還可以將模塊違規(guī)送回模塊所有者進行調試和更正。 從早期的布局規(guī)劃到最終的產品流片,SoC 設計人員的終極目 標是發(fā)現并修復 SoC 系統性問題。

改善錯誤較多的模塊/芯片級驗證

Calibre? Reconnaissance (Calibre Recon) 工具是一個完整的功能包,支持設計團隊在設計周 期的早期階段(此時各種組件尚不成熟)便開始對整個芯片設計版圖進行探索和物理驗 證。Caliber Recon 工具能夠非常有效地發(fā)現早期潛在的集成問題,向設計團隊快速提供反 饋以便其采取適當的糾正措施,最終減少 DRC 迭代次數,縮短總周轉時間,加快產品上市。 此外,Caliber Recon 工具經過精心設計,從第一次運行便能提供所有這些功能,支持在任何 工藝技術節(jié)點上按原樣使用任何晶圓代工廠/獨立設備制造商 (IDM) 的 Caliber sign-off 設計 套件。

自動檢查選擇

當存在錯誤時,某些規(guī)則檢查往往會運行很長時 間。取消選擇此類規(guī)則可以大大加快運行速度,但 設計人員如何確定取消選擇哪些檢查呢?取消選擇涉 及許多操作的檢查?還是取消選擇某一類檢查,例 如天線檢查或所有連通性檢查?選擇運行 “最佳” 的一 組檢查并不容易,這可能需要進行大量的高級分 析,并對晶圓代工廠規(guī)則集進行一些編輯(圖 3)。

Caliber Recon 工具可自動取消選擇與當前開發(fā)階段無 關的檢查。Calibre 引擎根據檢查類型和檢查涉及的操 作數量來決定取消選擇哪些檢查,以提供良好的覆蓋率、加快運行時間并減少內存消耗。對于各種工藝節(jié)點,平均而言,Caliber Recon 工具可將 要執(zhí)行的檢查數量減少約 50%。取消選擇的檢查/類別會在過程記錄副本中報告,以供用戶 參考。Caliber Recon 工具也會接受用戶手動取消選擇的所有檢查/類別。

圖 3:選擇正確的檢查集合進行早期驗 證需要仔細分析。

自動取消選擇檢查時,報告的違規(guī)總數通常會減少到原數量的 70% 左右(圖 4)。但這些違 規(guī)對于目標實現階段更有意義,有助于分析和調試實際系統性問題。

pIYBAGAU48uAKWadAAGYLCjGdVU386.png

圖 4:使用 Caliber Recon 功能時執(zhí)行的規(guī)則檢查總 數量的減少情況,以及最 終報告的違規(guī)數量的減少 情況。

Caliber Recon 工具最多可將整體 DRC 運行時間縮短為原來的 1/14,同時仍能檢查總 DRC 集合的大約 50%。Calibre 引擎自動選擇的規(guī)則子集可以有效識別布局規(guī)劃和子芯片集成問 題,向設計團隊快速提供反饋以便采取適當的糾正措施,并顯著縮短總周轉時間。圖 5 基于 測試顯示了不同芯片的 DRC 運行時間結果。

o4YBAGAU49eATj-DAAHbQctmD7A553.png

圖 5:在各種芯片上測試 Caliber Recon 自動檢查選 擇的結果表明,早期實 現階段的 DRC 運行時間和 內存耗用量大幅減少。

Caliber Recon 驗證不僅能幫助 SoC 設計人員進行早期芯片級驗證,而且支持早期模塊驗證。 因為模塊和芯片設計是并行完成,所以模塊設計人員可以在模塊上運行 Caliber Recon 驗證。 如果報告了錯誤,模塊設計人員可以修復系統性問題。如果 Caliber Recon 結果無錯誤,便可 將模塊傳遞給芯片,而模塊設計人員可以在該模塊上并行運行其余規(guī)則。如圖 6 所示,在初 始布線期間對模塊(重復單元)運行 Caliber Recon 工具可使運行時間縮短 8 倍,內存占用減 少 4 倍。

o4YBAGAU4-OAEX-1AAJpuZalj0Y703.png

圖 6:在不同的開發(fā)階段 時,將針對重復單元和完 整芯片執(zhí)行的 Calibre Recon 和完整 Calibre nmDRC 進 行比較,結果顯示 Calibre Recon 的運行時間和內存 耗用量都減少。

灰框排除

遵循相同的排除概念,但這次是從設計 角度來看,是否有可能忽略設計的某些 部分(主要是不成熟的模塊),從而聚 焦于接口和布線違規(guī)并減少運行時間? Caliber Recon 灰框功能允許設計人員在 檢查頂層布線時不必考慮單元細節(jié)。 灰框標記可移除指定單元中的數據,而 不會從更高的父層級中刪除幾何形狀

(圖 7)。因此,指定單元上的任何布線 違規(guī)仍能被捕捉到。此外,設計人員可 以通過縮小單元的范圍來在移除的幾何 形狀周圍保留一個暈圈,以便捕獲指定 單元與其相鄰單元之間的接口違規(guī)。

o4YBAGAU4--AeUi6AAFi5jvs2FA789.png

圖 7:利用 Caliber Recon 灰框標記,設計人員可以從 DRC 中排除版圖的某些部分,同時仍能檢查這些區(qū)域是 否存在接口或布線違規(guī)。

灰框解決方案對于矩形和非矩形單元均適用,但設計人員可能需要指定代表非矩形單元范 圍的層(邊界層可用于此目的)。

雖然灰框功能可縮短運行時間,但從指定單元中移除幾何形狀可能會引入一些新的 DRC 違 規(guī),這將需要額外的調試來區(qū)分哪些是實際違規(guī),哪些是因為從指定單元中切除幾何形狀所 產生的違規(guī)。為了避免此問題,以及免于編輯晶圓代工廠規(guī)則集來為灰框功能增加規(guī)范說 明,設計人員可以將 Caliber Recon 灰框功能與 Caliber Auto-Waivers 功能結合使用。如圖 8 所示,其主要目的是不檢查不完整模塊中的幾何形狀以縮短運行時間,附帶的好處是可豁免 從指定單元排除區(qū)域時所引入的任何違規(guī)。這種結合使得設計人員可以專注于原始(有效) DRC 接口違規(guī)。所有豁免的違規(guī)都保存到豁免結果數據庫文件中,供日后需要時審查。

o4YBAGAU4_yAdMJoAAJWVh4lV24083.png

圖 8:Caliber Recon 灰框 功能與 Calibre Auto-Waiver 功能相結合,使得設計人 員可以執(zhí)行接口和頂層布 線驗證,而不必擔心因為 從灰框單元中移除幾何形 狀而產生錯誤。

灰框解決方案能將 SoC 團隊指向需要注意的接口 DRC 錯誤。它還將與組裝相關的集成和布 線違規(guī)與不成熟模塊的違規(guī)區(qū)分開來。如圖 9 所示,將此功能與自動選擇相關檢查相結合, 可進一步縮短運行時間,因為系統會針對設計區(qū)域報告的違規(guī),選擇其中需要在特定階段 多加注意的違規(guī),讓設計人員只專注在這些違規(guī)上。因此,它有助于設計團隊在設計周期 的早期解決更多關鍵接口問題,避免最后一刻出現令人沮喪的意外。

pIYBAGAU5AiACab7AANs7JqLOgI813.png

圖 9:Caliber Recon 自動 檢查選擇與灰框功能結合 使用,有助于在早期設計 實現階段將驗證重點放在 關鍵接口和布線問題上。

DRC ANALYZE

Caliber Recon DRC Analyze 功能可幫助設計人員快速分析其設計并直觀地查看錯誤分布,以 便找出可快速提高版圖質量的機會點。

DRC Analyze 功能允許設計人員繪制不同的直方圖(基于層次化單元或窗口)以進行芯片分 析,并為這些直方圖指定自定義縮放范圍。它還支持繪制結果的彩色圖,既可以在獨立窗 口上繪制,也可以映射到設計上,讓設計人員能夠探查每個單元和每個窗口的錯誤細節(jié), 結果會分布在整個設計上(圖 10)。

o4YBAGAU5BWAaM02AAKQjE7TPrs713.png

圖 10:Caliber Recon DRC Analyze 功能支持在錯誤 檢查和調試過程中進行 快速、深入的可視化和 分析。

DRC Analyze 功能的主要優(yōu)點是,設計人員可以使用晶圓代工廠規(guī)則集來執(zhí)行所有必需的分 析,而無需進行任何編輯。與這種分析在芯片分析和調試期間提供的價值相比,相關開銷

(運行時間平均增加 10% 和內存耗用量平均增加 20% )非常小。

編輯:hfy

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規(guī)問題,請聯系本站處理。 舉報投訴
  • soc
    soc
    +關注

    關注

    40

    文章

    4577

    瀏覽量

    229256
  • 晶圓代工
    +關注

    關注

    6

    文章

    880

    瀏覽量

    49781
  • 芯片分析
    +關注

    關注

    0

    文章

    3

    瀏覽量

    10504
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    深入解析CSD96371Q5M同步降壓NexFET功率芯片

    深入解析CSD96371Q5M同步降壓NexFET功率芯片 在電子設計領域,功率芯片的性能對
    的頭像 發(fā)表于 03-02 10:05 ?127次閱讀

    CSD95372AQ5M同步降壓NexFET?功率芯片全面解析

    CSD95372AQ5M同步降壓NexFET?功率芯片全面解析 在電子設計領域,功率芯片的性
    的頭像 發(fā)表于 03-02 09:45 ?74次閱讀

    奧迪威芯片級風扇:面向高性能電子設備的芯片級主動熱管理方案

    芯片級風扇代表了熱管理領域的一次范式轉變,從板或系統散熱轉向了精確的、芯片級的主動干預。其小型化、易于集成、高效運行和可擴展性的結合,使其成為下一代高性能、緊湊型電子產品不可或缺的
    的頭像 發(fā)表于 02-25 11:13 ?169次閱讀
    奧迪威<b class='flag-5'>芯片級</b>風扇:面向高性能電子設備的<b class='flag-5'>芯片級</b>主動熱管理<b class='flag-5'>方案</b>

    【「龍芯之光 自主可控處理器設計解析」閱讀體驗】--LoongArch邏輯綜合、芯片設計

    。 三.物理設計 集成電路設計的最終交付形式是向芯片制造廠家提供GDS 格式的版圖文件。物理設計是數字集成電路設計中將邏輯設計轉換為物理可制造版圖的關鍵環(huán)節(jié)。該
    發(fā)表于 01-18 14:15

    康謀分享 | 物理傳感器仿真:破解自動駕駛長尾場景驗證難題

    本文聚焦物理仿真,剖析攝像頭光學建模、CMOS 光電轉換、激光雷達高斯光束與衰減建模,解讀 ASAM OpenMATERIAL 3D 標準,以構建可信仿真閉環(huán),助力算法驗證與高階智駕落地。
    的頭像 發(fā)表于 07-09 09:36 ?4016次閱讀
    康謀分享 | <b class='flag-5'>物理</b><b class='flag-5'>級</b>傳感器仿真:破解自動駕駛長尾場景<b class='flag-5'>驗證</b>難題

    漢思新材料|芯片級底部填充膠守護你的智能清潔機器人

    漢思新材料|芯片級底部填充膠守護你的智能清潔機器人智能清潔機器人的廣泛應用隨著現代科技的飛速發(fā)展,智能清潔機器人已覆蓋家庭、商用兩大場景:家庭中實現掃拖消全自動,商用領域應用于酒店(客房清潔)、醫(yī)院
    的頭像 發(fā)表于 07-04 10:43 ?976次閱讀
    漢思新材料|<b class='flag-5'>芯片級</b>底部填充膠守護你的智能清潔機器人

    華大九天物理驗證EDA工具Empyrean Argus助力芯片設計

    芯片設計的流片之路充滿挑戰(zhàn),物理驗證EDA工具無疑是這“最后一公里”關鍵且不可或缺的利器。它通過設計規(guī)則檢查、版圖與原理圖一致性驗證等關鍵流程,為IC設計契合制造需求提供堅實保障。作
    的頭像 發(fā)表于 07-03 11:30 ?3540次閱讀
    華大九天<b class='flag-5'>物理</b><b class='flag-5'>驗證</b>EDA工具Empyrean Argus助力<b class='flag-5'>芯片</b>設計

    Veloce Primo補全完整的SoC驗證環(huán)境

    芯片構建之前完成。雖然硬件加速器和桌面原型板是這項驗證中兩個眾所周知的參與者,但企業(yè)原型同樣具備重要的意義。 盡管仿真在設計的早期階段占據主導地位,但由于性能的原因,其更多的適用于模
    的頭像 發(fā)表于 06-12 14:39 ?1432次閱讀
    Veloce Primo補全完整的<b class='flag-5'>SoC</b><b class='flag-5'>驗證</b>環(huán)境

    Simcenter STAR-CCM+多物理場解決方案:支持在設計早期對實際性能進行預測

    優(yōu)勢支持用戶在設計早期預測實際性能減少代價高昂的故障,縮短上市時間通過無縫的單一集成用戶界面提供各種物理場,提高真實感和精度摘要多物理場工程仿真可以精確捕獲影響日益復雜的產品性能的所有相關物理
    的頭像 發(fā)表于 06-05 10:26 ?2523次閱讀
    Simcenter STAR-CCM+多<b class='flag-5'>物理</b>場解決<b class='flag-5'>方案</b>:支持在設計<b class='flag-5'>早期</b>對實際性能進行預測

    高通SoC陣列服務器

    高通SoC陣列服務器是基于高通系統芯片SoC)構建的高密度計算解決方案,核心特點為低功耗、高算力集成與模塊化設計,主要應用于邊緣計算和云
    的頭像 發(fā)表于 06-03 07:37 ?1270次閱讀

    ESD技術文檔:芯片級ESD與系統ESD測試標準介紹和差異分析

    ESD技術文檔:芯片級ESD與系統ESD測試標準介紹和差異分析
    的頭像 發(fā)表于 05-15 14:25 ?4615次閱讀
    ESD技術文檔:<b class='flag-5'>芯片級</b>ESD與系統<b class='flag-5'>級</b>ESD測試標準介紹和差異分析

    國產60V/5A同步降壓芯片SL3075替換RT6365全方案解析

    國產60V/5A同步降壓芯片SL3075替換RT6365全方案解析 SL3075替換RT6365、國產降壓芯片、60V耐壓DC-DC
    發(fā)表于 05-09 11:57

    概倫電子芯片級HBM靜電防護分析平臺ESDi介紹

    ESDi平臺是一款先進的芯片級ESD(靜電防護)驗證平臺,為設計流程的各個階段提供定制化解決方案。該平臺包括原理圖HBM(人體模型)檢查工
    的頭像 發(fā)表于 04-22 10:25 ?1168次閱讀
    概倫電子<b class='flag-5'>芯片級</b>HBM靜電防護分析平臺ESDi介紹

    概倫電子層次化SoC設計規(guī)劃方案NavisPro介紹

    NavisPro可提供整體性設計規(guī)劃解決方案,支持在RTL設計階段完成芯片評估和布局規(guī)劃,幫助芯片設計師在布局規(guī)劃早期
    的頭像 發(fā)表于 04-22 10:13 ?757次閱讀
    概倫電子層次化<b class='flag-5'>SoC</b>設計規(guī)劃<b class='flag-5'>方案</b>NavisPro介紹

    【「芯片通識課:一本書讀懂芯片技術」閱讀體驗】芯片如何設計

    和基于物理描述并經過工藝驗證的IP硬核,如下圖所示。 從IP復用角度來看,IP軟核在行為設計階段合入芯片設計,IP固核在結構
    發(fā)表于 03-29 20:57