1、濾波電容要盡量與芯片電源近，振蕩器也是，在振蕩器前端放電阻

2、改變電路板大小在 Design 的 Board Shape 里

3、放置元件，過孔，焊盤，覆銅，放文本等都可用快捷鍵 P+L

4、畫完后要規(guī)定禁止布線層即 KeepOut-Layer 層，P+L 布線

5、覆銅(place polygon pour)之前要修改安全間距 design rules(clearance 16mil 左右)注意一般用 Hatched，并且 NET 網(wǎng)絡(luò)連接到地 GND,選擇 pour all same net projects,還要去除死銅（remove dead copper）

補(bǔ)充：多層覆銅要注意電源層和地層，因?yàn)?FPGA 里面的走線只有 6mil,所以覆銅的時候要把 rule->clearance 設(shè)置為 6mil 再覆銅，在其他層覆銅的時候最好 rule->clearance 弄大一點(diǎn) 16mil 左右，再把規(guī)則改回去，這時候 Track 8mil,Grid 24mil

6、在頂層和底層覆銅時要注意 Track 12mil,Grid 24mil

7、地線和電源線一般要很粗 60-80mil，正常最小線寬 10mil，F(xiàn)PGA 一般 6mil

8、排線操作用 S+L，使用 P+M 布線，“<” “>”號調(diào)整間距，放導(dǎo)線用 P+L,特別是在指定某一層比如禁止布線層的時候只能用這個

9、小鍵盤加減+，- 號為各層之間切換用，Page Up 放大，Page Down 縮小

10、距離測量 R+M,單位 mil 和毫米 mm 切換用 Q 鍵

11、放置器件時：X 左右對稱，Y 上下對稱，SPACE 為 90 度翻轉(zhuǎn)，器件查看屬性用 Tab 鍵

12、畫封裝圖時，J+L 為 Jump to Location 定位到某一點(diǎn)

13、定基點(diǎn)畫封裝在 Preference 的 PCB 中的 Display 中 Origin Maker

14、畫 PCB 封裝時可用隊(duì)列粘貼 P+S

15、導(dǎo)入 PCB 更新時要在原理圖中 UPdate,導(dǎo)入原理圖更新要在 PCB 中 UPdate，這個時候如果不改變原理圖引腳順序可以使用 project->option->option 中的 change sch pins 不勾選來做到，交互式布線中經(jīng)常用到，但是需要注意:

有時候只更新一個器件就需要自己去找到要更新的網(wǎng)標(biāo)和器件，不要全更新

16、加工時，一般加阻焊（表面為綠），絲印（顯示器件標(biāo)識），板厚一般 1.5-2mm

17、畫 PCB 封裝圖要在 TOP OverLayers（黃色）

補(bǔ)充：
18、模擬電源和一般電源之間一般要加一個電感（10mH 左右）消除信號的影響，加兩個 0.1uf 的電容濾波

19、單片機(jī)的模擬參考輸入端 AREF 要接電解電容濾波，而且要接模擬地，模擬地（AGND）與一般地（GND）之間加一個電阻，并且正負(fù)模擬參考輸入端之間要加電容（0.1uf）濾波

20、自動標(biāo)號用 Tools--Annotate Schematics

21、畫器件原理圖的時候，善用器件排列規(guī)則來畫圖，比如輸入引腳在左邊，輸出在右邊，電源在上邊，地在下邊

22、畫原理圖庫時，可以用分部分（part）來設(shè)計(jì)引腳特別多的芯片

23、低電平可以使字母頭上顯示一個橫線來表示

24、先選擇多個焊盤，按 S 加上 component connection,再加上 Multiple traces,選擇器件，加上~鍵

25、在布置 PCB 時，必須先要設(shè)置規(guī)則（很重要），rule 中要設(shè)置 Via,Clearance 等等

26.Shift+S 看單層所有布線，Ctrl+鼠標(biāo)右鍵+拖動=放大或者縮小，多層布線非常有用。

27. 當(dāng)重復(fù)器件比較多時候，使用排列組合 Align，選擇要排列的元器件，快捷鍵 shift+ctrl+H,水平均勻排列，shift+ctrl+V,垂直均勻排列，shift+ctrl+T,shift+ctrl+B

28、把元件放到底層:選中器件，按 L

29、畫 PCB 時候，出現(xiàn)器件或者過孔綠色時，使用 design->rule 中設(shè)置規(guī)則，可以先用規(guī)則檢查查看是哪里出了問題

30、群操作：選中你要操作的所有器件，使用 Shift+鼠標(biāo)左鍵雙擊其中一個器件進(jìn)行屬性設(shè)置

31、需要把原理圖或者 PCB 轉(zhuǎn)換為 pdf 格式：File->Smart PDF->選擇路徑和設(shè)置就可以得到原理圖 pdf 格式

32、在一個工程中的所有原理圖中的網(wǎng)標(biāo)都是相通的，如果要用總圖和子圖，選擇 Design->Creat Sheet Symbol From Sheet or HDL

補(bǔ)充：
1、添加信號層用 Design->Layer Stack Manager 選中 top Layer 然后 add

2、扇出功能:FPGA 多引腳可以 Auto Route->Fanout->component 然后選中你要扇出的器件，根據(jù)情況勾選

3、改變 PCB 引腳順序后要反編譯到原理圖用 Project->Project Option->options 把其中的 Changing Schematic Pins 勾選項(xiàng)去掉，然后 Design->Update Schmetics in xx.ProPCB

4、交互式布線:就是改變其中的引腳順序需要注意:

a、首先要配置可以交換的管腳 Tools->pin/Part Swapping->configure 選中你要交換的芯片比如 FPGA，然后選擇可以交換的 IO 管腳，不能選中時鐘和一些配置管腳比如 nCSO,nCE,ASDO,DATA0 等等，這些都不能交換，Show Assign IO pin Only，然后將他們選中后增加到一個組比如 Type 組。

b、Pin Swap 勾選上這樣才允許交換引腳

c、Tools->Pin/Part Swapping->Interactive Pin/Net swaping(快捷鍵 TWI)

5、布多層板注意：

a、FPGA 內(nèi)部線寬 6mil(這個要根據(jù) FPGA 中引腳之間的最小間距來看！)，通孔大小外圓 20mil，內(nèi)圓 8mil,電源類通孔外圓 50 內(nèi)圓 20

b、等長線：對時鐘同步嚴(yán)格要求的需要布等長線，查看 PCB，view->Workspace Panels->PCB->PCB，將要布的網(wǎng)絡(luò)分成一組便于觀察線長（雙擊 All Net 添加一組網(wǎng)絡(luò)）,Tools->Interactive Lenth Tuning(快捷鍵 TR),選擇網(wǎng)絡(luò)中一根線后 Tab 可以設(shè)置增加網(wǎng)絡(luò)，然后找到網(wǎng)絡(luò)中最長的線進(jìn)行等長布線，通過這個布線 ，之前要先連接好線，給出足夠空間 c、差分線:對 DVI 類接口需要布差分線，view->Workspace Panels->PCB->PCB 然后選擇 Differential Pairs Editor,新建你要布的差分線，也可以先在原理圖中標(biāo)注，然后用 Tools->Interactive Diff Pair Lenth Tuning(快捷鍵 TI)，選中一根線后按 Tab 進(jìn)行你要布得最長的線為標(biāo)準(zhǔn)進(jìn)行布線

d、按 S+N 可以選擇整條網(wǎng)絡(luò)，有利于刪除

e、使器件固定，雙擊后選擇 locked

補(bǔ)充 2：
1、必須要說的東西，板子最后的檢查非常重要，特別 unrouted 檢查，板子焊接之前的電源和地檢查也是，不要釀成大錯。

2、在 PCB 中按 L 直接可以編輯各層的顯示和隱藏

3、盡量十字叉交錯布線，減小信號干擾

審核編輯 黃昊宇