電路為什么需要端接？

眾所周知，電路中如果阻抗不連續(xù)，就會造成信號的反射，引起上沖下沖、振鈴等信號失真，嚴(yán)重影響信號質(zhì)量。所以在進(jìn)行電路設(shè)計的時候阻抗匹配是很重要的考慮因素。

對我們的 PCB 走線進(jìn)行阻抗控制已經(jīng)不是什么高深的技術(shù)了，基本上是每個硬件工程師必備的基本能力。但在具體電路中，只考慮走線的阻抗還不夠。實(shí)際電路都是由發(fā)送端、連線和接收端共同組成的。我們希望做到的是整個鏈路的阻抗都一致。但是實(shí)際電路中很難做到這一點(diǎn)，一般發(fā)送端的輸出阻抗會比較小，而接收端的輸入阻抗又很高，那么要處理好這對矛盾，端接就成為一種很自然的手段。因此，端接的本質(zhì)依然是阻抗匹配，這個是進(jìn)行 PCB 設(shè)計的重中之重。

常見的端接方式有下面幾種：串聯(lián)端接、并聯(lián)端接、戴維寧端接和 RC 網(wǎng)絡(luò)端接。

下面就簡單介紹一下幾種端接方式的區(qū)別和優(yōu)缺點(diǎn)。

(1) 串聯(lián)端接這是我們最容易想到也最常用的一種端接方式。發(fā)送端的輸出阻抗比較小，那么我們在電路上直接串聯(lián)一個電阻，使得輸出阻抗加上電阻阻值的總阻抗等于傳輸線阻抗，這樣就能保證阻抗的連續(xù)性，減小信號的反射。串聯(lián)端接實(shí)現(xiàn)比較簡單，缺點(diǎn)也比較明顯。由于線路中串聯(lián)了電阻，會影響信號的上升時間，這在高速電路中可能會引起問題。另外由于電阻的分壓，使得發(fā)送端輸出減小。串聯(lián)端接的電阻要放在盡量靠近發(fā)送端的位置，以便能發(fā)揮更好的作用。

(2) 并聯(lián)端接當(dāng)接收端的輸入阻抗比較大時，我們可以考慮在接收端并聯(lián)端接一個電阻到地或者到電源。電阻的阻值等于走線的特征阻抗。通過這種方式實(shí)現(xiàn)阻抗匹配。這種方式和串聯(lián)端接一樣簡單易行，缺點(diǎn)是會消耗直流功率。上拉的時候能提高驅(qū)動能力，下拉的時候能提高對電流的吸收能力。

(3) 戴維寧端接戴維寧端接就是采用上拉電阻和下拉電阻來共同組成端接電路，使得戴維寧等效阻抗等于傳輸線的特征阻抗以實(shí)現(xiàn)阻抗匹配。戴維寧端接的優(yōu)點(diǎn)是上拉電阻和下拉電阻都能用來吸收反射，在電路上沒有信號的時候，還能夠?yàn)殡娐诽峁┮粋€直流電平，適合總線應(yīng)用。但是缺點(diǎn)也很明顯，那就是由于電阻的存在，在電源和地之間存在直流通路，直流功耗較大。

(4) RC 網(wǎng)絡(luò)端接 RC 網(wǎng)絡(luò)端接是并聯(lián)端接的升級版，就是在并聯(lián)到地的電阻下面再增加一顆電容。這樣既能夠和并聯(lián)端接一樣減小反射，同時由于電容的存在隔離了直流，減小了直流功耗。當(dāng)然缺點(diǎn)也很明顯，RC 電路的時間常數(shù)會影響信號的上升時間，在高速電路使用中要仔細(xì)計算。

審核編輯 黃昊宇