本文檔提供了符合IDT的PCI Express 2.0基本規(guī)范的系統(tǒng)互連交換機設備系列的系統(tǒng)設計指南。本文檔還描述了以下設備接口，并提供了相關的電路板設計建議。

PCI Express接口：端口配置

PES64H16G2的16個端口中的每個端口在統(tǒng)計上分配了4個通道，端口標記為0到15。在默認配置中，SWMODE ［3：0］ = 0x0，端口0始終是上游端口，其余端口始終是上游端口端口始終是下游端口。在多分區(qū)配置SWMOE ［3：0］ = 0xC或多分區(qū)串行EEPROM初始化配置SWMOE ［3：0］ = 0xD中，所有端口都未連接。通過串行EEPROM或從SMBus接口，可以將任何端口配置為上游端口或下游端口。所有端口均可在最大鏈路寬度x4（即4條通道）上運行，并支持2.5 GT / S（第一代）和5.0 GT / S（第二代速度）。

參考時鐘（REFCLK）電路

開關具有兩個差分全局參考時鐘輸入（GCLKP ［1：0］ / GCLKN ［1：0］），用于生成內部開關邏輯和SerDes所需的所有時鐘。差分時鐘輸入需要信號源來驅動0V共模，并且REFCLK信號必須滿足PCI Express卡機電規(guī)范中定義的電氣規(guī)范。參考輸入時鐘上不需要交流耦合。

參考時鐘輸入支持擴頻時鐘（SSC），以降低EMI。所需的方法是調整擴頻技術，使其不允許在標稱頻率以上進行調制。這種技術通常稱為“向下擴展”。如果使用SSC，則所有時鐘都必須來自一個時鐘源。這包括交換機本身的時鐘，連接到交換機下游端口的設備的時鐘，以及連接到交換機上游端口的根聯(lián)合體芯片組或其他設備（交換機或網(wǎng)橋）的時鐘。如果不使用SSC，則樹中的每個PCI Express設備都允許使用多個時鐘源。

交換機和十五個下游設備的差分時鐘可以從時鐘緩沖器/發(fā)生器（例如ICS9DB803）獲得。系統(tǒng)設計人員可以使用其他與Gen2兼容的時鐘緩沖器/發(fā)生器。ICS9DB803器件用于IDT評估板上。

交換機為交換機的每一側提供兩種時鐘操作模式：全局時鐘和本地端口時鐘。系統(tǒng)設計人員必須配置CLKMODE ［2：0］引腳，具體取決于為交換機的上游側和下游側選擇了哪種模式。有關每種模式的詳細信息，請參閱《 PES64H16G2，PES48H12G2或PES32H8G2設備用戶手冊》。當在上游端口或下游端口上使用非公共時鐘時，必須禁用擴頻時鐘。

重置（基本重置）方案

PERSTN引腳用于復位開關內部的所有邏輯，它是施密特觸發(fā)器輸入，可以從系統(tǒng)或上電復位電路連接到PERST＃。在系統(tǒng)中，Tpvperi和Tperst-clk的值取決于使用該開關的機械形狀因數(shù)。例如，PCIe卡機電規(guī)范，修訂版2.0，規(guī)定了Tperst-clk = 100 μs和Tpvperl = 100 ms的最小值。

編輯：hfy