要了解生產(chǎn)偏差，就要了解PCB制板是怎樣一個(gè)過(guò)程，才會(huì)對(duì)產(chǎn)品從設(shè)計(jì)到生產(chǎn)整個(gè)過(guò)程中任何影響產(chǎn)品性能的細(xì)節(jié)都有所洞悉。對(duì)于“背鉆偏差”，先聊聊“背鉆”是什么，“背鉆”是針對(duì)過(guò)孔進(jìn)行的一道工序，目的在于縮短過(guò)孔stub，防止過(guò)孔stub產(chǎn)生的諧振點(diǎn)出現(xiàn)在信號(hào)關(guān)注頻段內(nèi)，以保證或提高產(chǎn)品性能。

首先來(lái)看看需要背鉆的過(guò)孔是怎樣一步一步實(shí)現(xiàn)的，如下圖所示：

圖1過(guò)孔背鉆過(guò)程

針對(duì)上圖中“背鉆”這道工序，既然是生產(chǎn)環(huán)節(jié)中的一個(gè)，就必然會(huì)有偏差，下面講講背鉆引起的各項(xiàng)偏差。

1. 背鉆深度偏差

背鉆理想情況是：鉆掉過(guò)孔出線(xiàn)層以下所有的stub。但是生產(chǎn)做不到100%精準(zhǔn)，為了不傷害到出線(xiàn)層，必須與出線(xiàn)層保持一定的距離，我們稱(chēng)之為安全距離。所以不會(huì)出現(xiàn)理想情況，背鉆后過(guò)孔stub會(huì)殘留2mil~12mil。

理想情況：

實(shí)際情況：

圖2過(guò)孔的背鉆深度偏差1

假設(shè)過(guò)孔出線(xiàn)層在layer4，一般在PCB文件中會(huì)將背鉆設(shè)置為bottom-to-layer5，意思是要求從bottom層往上做背鉆，鉆到layer4但不能傷害layer4，這樣做完背鉆后，過(guò)孔stub長(zhǎng)度最多12mil，此時(shí)就算用FR4材料，stub造成的諧振也在80GHz以后了，對(duì)于目前25Gbps/28Gbps的信號(hào)基本都沒(méi)影響。

但是，如果產(chǎn)品在設(shè)計(jì)時(shí)就沒(méi)有正確設(shè)置背鉆層，或者出于其它因素的考慮而沒(méi)辦法設(shè)置成bottom-to-layer5，比如避免背鉆傷害到其它層的線(xiàn)、或者要保證連接器的連接強(qiáng)度，而只能將背鉆設(shè)置為bottom-to-layer7。設(shè)計(jì)造成的過(guò)孔stub本身就有25mil，加工生產(chǎn)環(huán)節(jié)的背鉆偏差12mil，最后產(chǎn)品的過(guò)孔stub就有可能是37mil，如下圖所示：

圖3 過(guò)孔的背鉆深度偏差2

37mil的過(guò)孔stub造成的諧振會(huì)提前到30GHz左右了。此時(shí)這個(gè)背鉆深度偏差是否對(duì)你的產(chǎn)品有致命的惡化？系統(tǒng)是否有充足的裕量以抵抗惡化？這需要在產(chǎn)品設(shè)計(jì)階段就有預(yù)判，免得事后心慌慌。

2. 背鉆孔徑偏差

背鉆孔徑偏差，也就是背鉆形成的孔徑大小的偏差。背鉆工序除了會(huì)造深度上的偏差，背鉆孔徑也有偏差，這點(diǎn)比較好理解。背鉆的工具鉆咀，就好比電鉆上的鉆頭，在大小上分不同的規(guī)格。比如，成品孔徑0.2mm的過(guò)孔需要背鉆，一般會(huì)選用0.45mm規(guī)格的鉆咀，鉆咀本身就存在一定的公差范圍，比如0.45mm+/-0.025mm，如下圖所示：

圖4背鉆孔徑偏差

背鉆孔徑偏差會(huì)對(duì)產(chǎn)品有什么影響，我們稍后解答。

3. 背鉆位置偏差

雖然背鉆是按照定位孔提供的定位信息，逐一對(duì)過(guò)孔進(jìn)行背鉆，但是，受定位精度的影響，背鉆的對(duì)準(zhǔn)度做不到100%精準(zhǔn)，就好比你拿著電鉆往墻上鉆孔，雖然事前已經(jīng)在墻上做了定位標(biāo)記，但100個(gè)孔鉆下來(lái)，總會(huì)有些孔會(huì)稍微打偏，如下圖所示：

圖5背鉆位置偏差

背鉆孔徑偏差、背鉆位置偏差會(huì)對(duì)產(chǎn)品造成的影響，我們一般會(huì)集中考慮，即把兩者的影響合起來(lái)考慮。因?yàn)橹灰霰炽@，這孔徑偏差、位置偏差就會(huì)同時(shí)發(fā)生。當(dāng)這個(gè)需要背鉆的孔周?chē)黄諘?，那么這個(gè)過(guò)孔想怎么背鉆都行，唯一的要求只是把過(guò)孔stub鉆掉。但是如果過(guò)孔附近有走線(xiàn)，就有可能把線(xiàn)鉆掉，如下圖所示：

圖6 孔徑偏差+位置偏差的影響1

走線(xiàn)被部分鉆掉，會(huì)使得走線(xiàn)的線(xiàn)寬變細(xì)，進(jìn)而走線(xiàn)的阻抗升高。走線(xiàn)被鉆掉的過(guò)程，再用PCB的切面圖給大家更清楚地展示出來(lái)，如下圖所示：

生產(chǎn)必然會(huì)造成的偏差，這無(wú)法避免，但是我們可以在前期以設(shè)計(jì)的手段規(guī)避掉偏差對(duì)產(chǎn)品性能的影響，比如：

對(duì)于背鉆深度偏差：合理安排過(guò)孔的出線(xiàn)層、優(yōu)化疊層，盡量縮短設(shè)計(jì)本身造成的stub；

對(duì)于背鉆孔徑偏差+位置偏差：設(shè)計(jì)階段設(shè)置一個(gè)約束，使其它信號(hào)線(xiàn)到背鉆孔的距離≥生產(chǎn)加工要求的安全距離。

編輯：hfy