Silicon Labs(亦稱“芯科科技”)近日推出“Clock Talk”時(shí)鐘線上系列研討會(huì)的第二場(chǎng)隨選即播中文演講主題“為56G/112GSerDes選擇XO/VCXO時(shí)鐘參考時(shí)的設(shè)計(jì)考量”,提供了中文及英文演說版本供用戶選擇。 為56G/112G SerDes選擇XO/VCXO時(shí)鐘參考時(shí)的設(shè)計(jì)考量
電信、無線基礎(chǔ)設(shè)施、光學(xué)模塊、廣播視頻、醫(yī)學(xué)成像和其他工業(yè)市場(chǎng)的下一代參考時(shí)鐘要求大量采用FPGA、ASIC和SoC,它們使用56G 或112G SerDes 來支持更高的數(shù)據(jù)速率和帶寬功能。SerDes 帶寬增加和相關(guān)參考時(shí)鐘的RMS 相位抖動(dòng)要求之間存在直接的相關(guān)性。
隨著SerDes 速度的增加,參考時(shí)鐘所需的 RMS 相位抖動(dòng)性能隨之減少。在本次網(wǎng)絡(luò)研討會(huì)上,我們概述最新一代FPGA、光學(xué)DSP、相干DSP 和網(wǎng)絡(luò)處理器的參考時(shí)鐘要求,并重點(diǎn)介紹Si54x Ultra Series XO 和 VCXO 產(chǎn)品家族的關(guān)鍵功能,這些功能可確保參考時(shí)鐘RMS 相位抖動(dòng)性能保持在最大限度內(nèi);從而為系統(tǒng)設(shè)計(jì)者在其系統(tǒng)抖動(dòng)預(yù)算中增加了更多馀欲。
責(zé)任編輯:lq
-
FPGA
+關(guān)注
關(guān)注
1660文章
22412瀏覽量
636346 -
時(shí)鐘
+關(guān)注
關(guān)注
11文章
1971瀏覽量
135000 -
網(wǎng)絡(luò)處理器
+關(guān)注
關(guān)注
1文章
49瀏覽量
14474
原文標(biāo)題:Clock Talk中文隨選即播新單元上線-選擇XO/VCXO時(shí)鐘參考的設(shè)計(jì)考量
文章出處:【微信號(hào):SiliconLabs,微信公眾號(hào):Silicon Labs】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。
發(fā)布評(píng)論請(qǐng)先 登錄
深入解析RL78/G1G單片機(jī):特性、規(guī)格與應(yīng)用考量
全球首款4×112G 算力中心模擬CDR電芯片由上海米硅突破!
基于TE Connectivity QSFP-DD 112G連接器數(shù)據(jù)手冊(cè)的技術(shù)解析
TE Connectivity QSFP 112G SMT連接器與屏蔽罩技術(shù)解析
STMicroelectronics CAM-56G3相機(jī)模塊技術(shù)解析與應(yīng)用指南
WLAN/WiMAX 時(shí)鐘選型:TCXO/VCXO/OCXO 如何影響 EVM/CFO(含兩張對(duì)比圖)
Electronica現(xiàn)場(chǎng)演示 | 嚴(yán)苛環(huán)境下的56G互連
貿(mào)澤即日起開售適用于數(shù)據(jù)中心和網(wǎng)絡(luò)應(yīng)用的 全新TE Connectivity QSFP 112G SMT連接器
差分輸出VCXO:低抖動(dòng)時(shí)鐘源助力光通信系統(tǒng)精密同步
差分輸出VCXO振蕩器 | FCom富士晶振 - 低抖動(dòng)時(shí)鐘解決方案
數(shù)據(jù)洪流中的 “擺渡人”! 200G 光模塊硬核護(hù)航
從SerDes到SoC,全場(chǎng)景適配的FCom差分晶振設(shè)計(jì)全解
Serder速率和以太網(wǎng)速率關(guān)系
低抖動(dòng)可編程 VCXO:FCom FVC 系列的核心優(yōu)勢(shì)與應(yīng)用
為56G/112G SerDes選擇XO/VCXO時(shí)鐘參考時(shí)的設(shè)計(jì)考量
評(píng)論