正如之前的報(bào)道所說(shuō)，歐盟之前曾經(jīng)提出一個(gè)歐洲處理器計(jì)劃（European Processor Initiative ：簡(jiǎn)稱EPI）。根據(jù)該計(jì)劃，歐洲將獨(dú)立開發(fā)創(chuàng)新型超級(jí)計(jì)算機(jī)和數(shù)據(jù)生態(tài)系統(tǒng)戰(zhàn)略計(jì)劃的重要一環(huán)，這確保歐洲擁有高端芯片設(shè)計(jì)的核心競(jìng)爭(zhēng)力，這也是許多應(yīng)用領(lǐng)域的關(guān)鍵點(diǎn)。

EPI有來(lái)自10個(gè)歐洲國(guó)家的27個(gè)合作伙伴。受益于來(lái)自歐洲的新技術(shù)，歐洲科學(xué)家和工業(yè)屆人士將能使用世界一流的高效能計(jì)算機(jī)，這將促進(jìn)歐洲的科技領(lǐng)導(dǎo)力、工業(yè)競(jìng)爭(zhēng)力、工程技術(shù)和專利技術(shù)，以及整個(gè)社會(huì)的大發(fā)展。

根據(jù)他們的最初規(guī)劃，這些處理器的第一代芯片預(yù)計(jì)在2020年推出，以便及時(shí)地為歐盟將在2020-2021年間部署的E級(jí)先導(dǎo)系統(tǒng)提供支撐，而第二代芯片將于2023-2024年助力歐盟的第一套E級(jí)系統(tǒng)。這項(xiàng)系統(tǒng)工程由EuroHPC（歐洲超算聯(lián)盟）主導(dǎo)，該組織成立的初衷就是使歐洲在高性能計(jì)算技術(shù)方面與美國(guó)、中國(guó)和日本并駕齊驅(qū)。這項(xiàng)任務(wù)的部分工作涉及開發(fā)自研組件，以增強(qiáng)歐盟成員國(guó)對(duì)超級(jí)計(jì)算機(jī)的自主可控能力。

但從最新的報(bào)道可以看到，EPI最新的的目標(biāo)是到2022年將把ARM和RISC-V的組合芯片用于高性能計(jì)算（HPC），這比原計(jì)劃晚一年。

項(xiàng)目項(xiàng)目合作伙伴已經(jīng)完成了其RISC-V加速器體系結(jié)構(gòu)的第一個(gè)版本，名為EPAC，并預(yù)計(jì)在明年的三年項(xiàng)目結(jié)束之前測(cè)試芯片。代號(hào)為Titan的EPAC測(cè)試芯片芯片將與PCIe EPAC測(cè)試平臺(tái)相輔相成，可以測(cè)試和增強(qiáng)體系結(jié)構(gòu)，以備將來(lái)修訂和構(gòu)建原型系統(tǒng)。

該項(xiàng)目旨在到2022年，在臺(tái)積電的6nm工藝上生產(chǎn)使用ARM Zues和RISC-V內(nèi)核生產(chǎn)代號(hào)為Rhea的多核設(shè)備。按原定時(shí)間表計(jì)劃，這將在2021年完成。代號(hào)為Cronos的第二代設(shè)備將結(jié)合包括EPAC加速器與ARM Neoverse V1高性能數(shù)據(jù)中心核心。這將是2023年建造歐洲百億億次超級(jí)計(jì)算機(jī)的主要引擎。

RISC-V的先驅(qū)SiPearl一直是這個(gè)項(xiàng)目的關(guān)鍵人物，SiPearl與Arm簽署了許可協(xié)議并在德國(guó)開設(shè)了一家分支機(jī)構(gòu)。競(jìng)爭(zhēng)對(duì)手SiFive還與巴塞羅那超級(jí)計(jì)算機(jī)中心以及EPI合作伙伴合作，為百億億超級(jí)計(jì)算機(jī)使用RSIC-V技術(shù)。

“SiFive在百億億次計(jì)算非常感興趣，我們與BCS Barcelon合作，使用的是一個(gè)完整的系統(tǒng)模型的模擬框架，并增加了RISC-V標(biāo)準(zhǔn)的向量處理器，使exascle處理更加強(qiáng)大，”SiFive性能架構(gòu)的高級(jí)總監(jiān)Nasr Ullah說(shuō)。

EPI項(xiàng)目已經(jīng)具有支持RISC-V向量?jī)?nèi)在函數(shù)和C / C ++代碼自動(dòng)并行化的編譯器，并且正在仿真中評(píng)估生成的代碼平臺(tái)可為應(yīng)用程序，編譯器和體系結(jié)構(gòu)的整體協(xié)同設(shè)計(jì)提供詳細(xì)的見解。其他軟件開發(fā)工具（SDV）正在為異構(gòu)ARM + RISC-V體系結(jié)構(gòu)調(diào)整操作系統(tǒng)。

該芯片不僅涉及百億億次超級(jí)計(jì)算機(jī)。該項(xiàng)目還正在為汽車工業(yè)開發(fā)概念驗(yàn)證，以展示歐洲處理器倡議IP如何實(shí)現(xiàn)未來(lái)的ADAS功能，從而為通過(guò)RISC-V平臺(tái)，Kalray的MPPA和EPAC加速EPAC加速器鋪平道路。Menta eFPGA IP作為加速器。
責(zé)任編輯:tzh