從實際測試板進行的高速PCB板微帶線和帶狀線損耗控制研究
編者注：本文是從實際測試板進行的研究，這與仿真微帶線和帶狀線的數(shù)據(jù)會有一些不太一致的點，本文從生產(chǎn)過程中用到的藥水、鉆孔的方式、設(shè)計中使用的銅箔、繞線方式等給出了一些實際的數(shù)據(jù)。當然，實際上影響點遠不止這些因素，很多PCB生產(chǎn)廠有相當豐富的數(shù)據(jù)。
責任編輯：xj
原文標題：高速PCB板微帶線和帶狀線損耗控制研究
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請聯(lián)系本站處理。
舉報投訴
-
微帶線
+關(guān)注
關(guān)注
2文章
82瀏覽量
17035 -
高速PCB
+關(guān)注
關(guān)注
4文章
102瀏覽量
25729 -
帶狀線
+關(guān)注
關(guān)注
0文章
15瀏覽量
8561
原文標題：高速PCB板微帶線和帶狀線損耗控制研究
文章出處：【微信號：mwrfnet，微信公眾號：微波射頻網(wǎng)】歡迎添加關(guān)注！文章轉(zhuǎn)載請注明出處。
發(fā)布評論請先 登錄
相關(guān)推薦
熱點推薦
PCB板上你是普通油墨，我是低損耗油墨，能一樣嗎？
油的啊，聽說綠油本身的損耗是很大的，所以表層的走線損耗不一定比內(nèi)層小哦。這是一個非常重大的發(fā)現(xiàn)，高速先生在一些高速板材的表層和內(nèi)層走
發(fā)表于 01-23 11:40
PCB板上你是普通油墨，我是低損耗油墨，能一樣嗎？
其實我真的不懂了：表層走高速線銅厚又厚，線寬也寬，還不用打過孔，正常來說應(yīng)該比內(nèi)層走線損耗小很多啊，為什么高速先生老說表層走
【「玩轉(zhuǎn)高速電路：基于ANSYS HFSS的無源仿真實例」閱讀體驗】+差分信號
書籍本章開始講解差分信號的影響因素
一、不同寬度的差分微帶線
差分信號微帶線特性阻抗隨著線寬的增大而減小。
差分信號微帶線損耗隨著線寬的增大而減小。
二、不同線寬的差分
發(fā)表于 01-19 08:55
【「玩轉(zhuǎn)高速電路：基于ANSYS HFSS的無源仿真實例」閱讀體驗】+單端信號
后續(xù)章節(jié)介紹不同信息的實例仿真，本章介紹的是不同參數(shù)的單端信息的仿真結(jié)果。
一、不同線寬度的單端微帶線仿真
微帶線特性阻抗隨著線寬度的增大而減小
二、不同線寬度的單端帶狀線仿真
帶狀線
發(fā)表于 01-16 13:30
【「玩轉(zhuǎn)高速電路：基于ANSYS HFSS的無源仿真實例」閱讀體驗】+書中實例總結(jié)分享
總結(jié)，可以作為定性參考。 單端微帶線線寬特性阻抗隨著線寬增大而減小
線厚特性阻抗隨著線厚增大而減小
介質(zhì)厚度特性阻抗隨著介質(zhì)厚增大而增大
介質(zhì)常數(shù)特性阻抗隨著介電常數(shù)增大而減小
單端帶狀線
發(fā)表于 01-08 22:28
信號江湖的隱士與游俠
一前言在高速數(shù)字電路和射頻系統(tǒng)中，傳輸線設(shè)計是確保信號完整性和電磁兼容性（EMC）的核心要素。微帶線和帶狀線作為兩種最常用的PCB傳輸
SAW 濾波器 PCB Layout 與 ESD 小技巧總結(jié)
的 PCB，應(yīng)該當小型 RF 模塊來畫，而不是普通數(shù)字電路。
二、先想疊層，再談 50 Ω 走線
我自己踩過的坑之一，就是還沒想清楚疊層和阻抗，線就已經(jīng)開出去了。
在 SAW 區(qū)域盡量選一種結(jié)構(gòu)：
發(fā)表于 11-27 10:51
到底DDR走線能不能參考電源層??？
的設(shè)計原則，不敢下手去畫了。
一般這種PCB設(shè)計工程師定不了的時候，高速先生就必須出來說話了。我們截取一段DDR的地址信號進行研究，疊層和走線情況如下所示：
這根地址信號走
發(fā)表于 11-11 17:46
如何用TDR阻抗測量儀快速定位PCB傳輸線故障？
TDR阻抗測量儀是一款基于時域反射原理（TDR）設(shè)計的高帶寬特性阻抗測試分析專用儀器，它非常適用于快速定位PCB傳輸線故障。以下是使用TDR阻抗測量儀進行故障定位的步驟和一些關(guān)鍵點：
同惠TH2838自動LCR測試儀如何提升PCB產(chǎn)線效率
在現(xiàn)代電子制造領(lǐng)域，PCB（印制電路板）作為電子設(shè)備的基礎(chǔ)載體，其生產(chǎn)效率與質(zhì)量直接影響終端產(chǎn)品的競爭力。隨著電子元件的小型化、高頻化及集成度的不斷提升，傳統(tǒng)的手動測試或低精度設(shè)備已難以滿足產(chǎn)
PCB分板應(yīng)力測試方法和步驟
PCB機械應(yīng)力測試的主要目的是評估PCB板在不同環(huán)境條件和負載條件下的性能和穩(wěn)定性。通過應(yīng)力測試可以發(fā)現(xiàn)潛在的設(shè)計缺陷、材料缺陷和制造工藝問
別蒙我，PCB板上這幾對高速走線怎么看我都覺得一樣！
工程師說過孔這檔子事了。那不說過孔說什么啊，就單純的走線，正常走的話也不影響高速性能。Chris就喜歡杠，就打算在走線上挑挑刺！
你以為Chris裝不了？廢話不說了，直接上案例。各位PCB
發(fā)表于 06-09 14:34
高速多層板SI/PI分析的關(guān)鍵要點是什么
是確保高速多層板性能和可靠性的關(guān)鍵步驟。以下是一些關(guān)鍵的SI/PI分析要點： 信號完整性（SI）分析要點 傳輸線效應(yīng)： 在高速設(shè)計中，傳輸線
PCB制板廠加工問題很大啊，高速PCB傳輸線阻抗一直往上跑
高速先生成員--黃剛
長通道的阻抗一直往上竄這個事情其實不是個別現(xiàn)象了，相信大多數(shù)做高速串行信號的朋友，尤其是做背板系統(tǒng)的朋友都深有體會，在超過例如10inch走線的時候，如果你們?nèi)?b class='flag-5'>測試
發(fā)表于 04-07 17:27
一文告訴你為什么不要隨便在高速線旁邊鋪銅！
/下降時間）被減緩，可能導(dǎo)致時序錯亂。
信號帶寬受限，影響高速數(shù)據(jù)傳輸（如PCIe、DDR等）。
本質(zhì)在于：原本是“帶狀線”，或者“微帶線”，但是你把旁邊鋪上銅了之后，他就變了，變成了“共面波導(dǎo)”。
三種
發(fā)表于 04-07 10:52
工商網(wǎng)監(jiān)
評論