當(dāng)前以深度學(xué)習(xí)為代表的人工智能迎來(lái)第三次爆發(fā)，這對(duì)底層芯片計(jì)算能力更高需求。人工智能運(yùn)算具有大運(yùn)算量、高并發(fā)度、訪存頻繁的特點(diǎn)，且不同子領(lǐng)域（如視覺(jué)、語(yǔ)音與自然語(yǔ)言處理）所涉及的運(yùn)算模式具有高度多樣性，對(duì)于芯片的微架構(gòu)、指令集、制造工藝甚至配套系統(tǒng)軟件提出巨大挑戰(zhàn)。

AI 芯片作為專門針對(duì)人工智能領(lǐng)域的新型芯片，相較傳統(tǒng)芯片能更好滿足人工智能應(yīng)用需求。

根據(jù)部署位置，AI芯片可以分為云端（數(shù)據(jù)中心）芯片和邊緣端（終端）芯片。云端芯片部署位置包括公有云、私有云或者混合云等基礎(chǔ)設(shè)施，主要用于處理海量數(shù)據(jù)和大規(guī)模計(jì)算，而且還要能夠支持語(yǔ)音、圖片、視頻等非結(jié)構(gòu)化應(yīng)用的計(jì)算和傳輸，一般情況下都是用多個(gè)處理器并行完成相關(guān)任務(wù)；邊緣端AI 芯片主要應(yīng)用于嵌入式、移動(dòng)終端等領(lǐng)域，如攝像頭、智能手機(jī)、邊緣服務(wù)器、工控設(shè)備等，此類芯片一般體積小、耗電低，性能要求略低，一般只需具備一兩種AI 能力。

按芯片承擔(dān)的任務(wù)，可以分為用于構(gòu)建神經(jīng)網(wǎng)絡(luò)模型的訓(xùn)練芯片，與利用神經(jīng)網(wǎng)絡(luò)模型進(jìn)行推斷的推斷芯片。訓(xùn)練是指通過(guò)大量的數(shù)據(jù)樣本，代入神經(jīng)網(wǎng)絡(luò)模型運(yùn)算并反復(fù)迭代，來(lái)獲得各神經(jīng)元“正確”權(quán)重參數(shù)的過(guò)程。推斷是指借助現(xiàn)有神經(jīng)網(wǎng)絡(luò)模型進(jìn)行運(yùn)算，利用新的輸入數(shù)據(jù)來(lái)一次性獲得正確結(jié)論的過(guò)程。訓(xùn)練芯片受算力約束，一般只在云端部署。因此，AI芯片可以分為云端訓(xùn)練芯片、云端推斷芯片和邊緣端訓(xùn)練芯片。

從AI芯片的技術(shù)路線看，主要包括基于傳統(tǒng)架構(gòu)的GPU、FPGA、ASIC。

短期內(nèi)GPU仍將主導(dǎo)AI芯片市場(chǎng)，長(zhǎng)期三大技術(shù)路線將并存。目前AI芯片并不能取代CPU的位置，正如GPU作為專用圖像處理器與CPU的共生關(guān)系，AI芯片將會(huì)作為CPU的AI運(yùn)算協(xié)處理器，專門處理AI應(yīng)用所需要的大并行矩陣計(jì)算需求，而CPU作為核心邏輯處理器，統(tǒng)一進(jìn)行任務(wù)調(diào)度。在服務(wù)器產(chǎn)品中，AI芯片被設(shè)計(jì)成計(jì)算板卡，通過(guò)主板上的PCIE接口與CPU相連；而在終端設(shè)備中，由于面積、功耗成本等條件限制，AI芯片需要以IP形式被整合進(jìn)Soc系統(tǒng)級(jí)芯片，主要實(shí)現(xiàn)終端對(duì)計(jì)算力要求較低的AI推斷任務(wù)。

FPGA 技術(shù)，因其低延遲、計(jì)算架構(gòu)靈活可定制，正在受到越來(lái)越多的關(guān)注，微軟持續(xù)推進(jìn)在其數(shù)據(jù)中心部署FPGA，Xilinx 和Intel 均把FPGA 未來(lái)市場(chǎng)中心放到數(shù)據(jù)中心市場(chǎng)。Xilinx 更是推出了劃時(shí)代的ACAP，第一次將其產(chǎn)品定位到超越FPGA 的范疇。相較云端高性能AI 芯片，面向物聯(lián)網(wǎng)的AI 專用芯片門檻要低很多，因此也吸引了眾多小體量公司參與。

長(zhǎng)期來(lái)看，GPU 主要方向是高級(jí)復(fù)雜算法和通用型人工智能平臺(tái)，F(xiàn)PGA 未來(lái)在垂直行業(yè)有著較大的空間，ASIC 長(zhǎng)遠(yuǎn)來(lái)看非常適用于人工智能，尤其是應(yīng)對(duì)未來(lái)爆發(fā)的面向應(yīng)用場(chǎng)景的定制化芯片需求。