摩爾定律的未來還看不到盡頭，這是臺積電中國副總裁陳平博士最近在演講中傳遞的觀點。

摩爾定律到底有沒有到盡頭，這是一個業(yè)界爭議了二十多年的話題，如果但從半導體工藝制程的進展上看，摩爾定律依舊繼續(xù)前行。作為目前半導體制造領域的領導者，來自臺積電的陳平博士就摩爾定律的發(fā)展進行了分析，本文觀點性內(nèi)容節(jié)選自陳平博士在ICCAD活動的現(xiàn)場報告。

計算是整個電子產(chǎn)業(yè)的核心驅(qū)動力，兩年前在珠海的設計年會上，當年的預測移動計算跟普及計算的兩個交差點會發(fā)生在2020年，從今年的產(chǎn)品來看，這一點真實發(fā)生了。所謂普及計算的時代，意味著計算平臺會從移動的智能手機，演變成多個平臺，包括移動平臺、高速計算平臺，IoT平臺和智能車載平臺。

在新的時期里的核心技術是5G和AI，5G是代表了連接技術，AI是數(shù)據(jù)的處理技術。5G跟AI非常依賴工藝技術之上，所以它對性能、功耗和集成度的要求都非常高。

在工藝上滿足要求無非是兩個路徑，第一個路徑是繼續(xù)延伸所謂的摩爾定律，就是微縮技術，所以在單片上面按照原來摩爾定律的方向繼續(xù)延伸。另外一個路徑是實現(xiàn)3D集成，目前臺積電在兩個方面都取得了很好的成果，目前世界上最大的GPU SoC，已經(jīng)有了500億晶體管，而用3D集成現(xiàn)在做到了最大的芯片是有2000億。

5G和AI共同的要求是兩個，一個是高能效，不管你是移動終端還是云計算，都需要很高的能效。第二個是集成度，要把更多的晶體管放在系統(tǒng)芯片里面去。滿足這兩個要求，先進工藝是不二選擇，必須有先進工藝來支撐這件事。我們看一下工藝，我們的工藝能不能支持這樣的應用要求呢，這個曲線是我們熟悉的，所謂摩爾定律的一個曲線。

5納米今年臺積電進入了大量的量產(chǎn)，已經(jīng)有三個機種的量產(chǎn)。5納米比7納米還是更順利。5納米做的很多的器件，比如說蘋果12，很多朋友都在享用。3納米的研發(fā)進展現(xiàn)在也很順利，所以臺積電應該是按照我們的計劃在進行，明年可以做完認證，后年會有大量的量產(chǎn)。5納米已經(jīng)被證明是成功的，再往前走，我們的工藝到底能夠走多遠呢，我跟大家做一些簡單的分析。

我們知道做晶體管的微縮有幾個大的技術，第一個就是光刻技術，基于可見光的光刻技術，很多年一直用各種各樣的彌補方法，終于在兩年前我們的EUV技術成熟，進行量產(chǎn)。它的光波長是13.5納米。我們的日子就比以前好過了很多，所以7nm和5nm這兩代已經(jīng)非常成功的引進，量產(chǎn)環(huán)節(jié)上已經(jīng)做得非常好了。

再往前這個研發(fā)還在繼續(xù)的進行，所以EUV還會得到不斷的擴展，下一個節(jié)點叫high NA EUV。為了晶體管微縮，不光要保證光刻的技術，你還要保證器件結(jié)構(gòu)和器件材料，因為當你器件變得很小的時候，你的器件結(jié)構(gòu)就不能支持你的電性要求。從10納米開始轉(zhuǎn)換，已經(jīng)用了好幾代，一直從3納米的結(jié)構(gòu)都是可以支持的。3納米以后需要做器件結(jié)構(gòu)的一些改變，現(xiàn)在這方面也有很好的候選者，這些都是后面的，所以在器件結(jié)構(gòu)上，后面也是有準備的。

還有一個材料，這張圖可以顯示，如果用純粹的微材料的話，到3納米以后，你的速度會快速的降低。好在我們?nèi)祟惖膭?chuàng)新從來沒有停止，前幾年又有科技人員，又創(chuàng)造出了新的2D的材料，這些材料就是圖中所標識，他又可以拉回到水平去。所以摩爾定律，什么時候終結(jié)沒有答案，因為就我個人來說，我第一次參加這個討論是30年前，最近的20年每年都有人在非常確定的說，但是我們永遠不能低估人類的創(chuàng)造力和創(chuàng)新，當我們遇到一個困難的時候，總有優(yōu)秀的科學家兩找到新的答案。

剛才講的是我們的單片上集成的晶體管，與此同時大家都已經(jīng)注意到所謂3DIC，就是異構(gòu)或者同構(gòu)的集成，最近已經(jīng)成為了我們行業(yè)的主流。從需求上來講有兩個很大的推手要我們做這件事。第一件事，我們在談SoC的時候，知道各種工藝技術它的路徑是不一樣的。我們的存儲器就比它要慢得多。在5納米以后明顯放慢，還有一些特殊工藝，像射頻工藝，他們那些本來就很慢，如果你把所有的東西都集成在同一個芯片上，第一不是永遠可能，第二也不經(jīng)濟，所以現(xiàn)在更好的方式，異構(gòu)的集成來做，這是一個必須要做的事，也是摩爾定律延伸的另一個手段。

第二是同構(gòu)的，我們需要把很多的晶體管放在電路上去，但是受光刻的限制，830平方毫米左右，這個是受限的。你如果做七八百個平方，你的成本，封裝，各種問題就會出現(xiàn)，所以我們會把一個大的分成幾個小的，然后做到一起。

臺積電在這方面過去十來年，一直致力于研究，因為我們早就預見這種需求，一直在做研究，我們現(xiàn)在已經(jīng)推出了，最后稱之為3D這一個平臺，在3D平臺里面大概分兩大類的工藝，這個平臺類涵蓋的工藝細節(jié)非常多。

總體來說分兩個部分，第一個部分叫做前段3D，這個是他對工藝的要求是最高的。第二種所謂的先進封裝的方式，這種有代表性的，我們臺積電已經(jīng)做了七八年的，CoWos技術和info技術，和傳統(tǒng)的是相輔相成的，鼓勵大家對這個方面多關注。

除了我剛才講的3D，在晶體管的技術微縮以外，也除了我剛才已經(jīng)提到的3D集成以外，還有一個重要的趨勢，就是設計和工藝的緊密結(jié)合，這個詞不是一個很虛幻的詞，現(xiàn)在所有的工藝開發(fā)和設計的一個非常重要的元素。在系統(tǒng)架構(gòu)上，設計的時候跟硬件之間的結(jié)合也必須納入一個考慮，所以軟件和硬件的協(xié)同設計，協(xié)同優(yōu)化是一個系統(tǒng)設計的必須。

所以總結(jié)剛才的分析，以集成電路純技術的發(fā)展方向來看，我們的看法是晶體管的技術微縮，3D的集成，軟硬件的協(xié)同優(yōu)化，這三個是我們的三大元素，缺一不可，指導我們今后很多年的發(fā)展。

責任編輯：xj