91欧美超碰AV自拍|国产成年人性爱视频免费看|亚洲 日韩 欧美一厂二区入|人人看人人爽人人操aV|丝袜美腿视频一区二区在线看|人人操人人爽人人爱|婷婷五月天超碰|97色色欧美亚州A√|另类A√无码精品一级av|欧美特级日韩特级

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

【ZYNQ Ultrascale+ MPSOC FPGA教程】第十七章Vitis準(zhǔn)備工程及注意事項(xiàng)

FPGA技術(shù)專欄 ? 來(lái)源:芯驛電子科技 ? 作者:芯驛電子科技 ? 2021-01-26 09:44 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

原創(chuàng)聲明:

本原創(chuàng)教程由芯驛電子科技(上海)有限公司(ALINX)創(chuàng)作,版權(quán)歸本公司所有,如需轉(zhuǎn)載,需授權(quán)并注明出處。

適用于板卡型號(hào):

AXU2CGA/AXU2CGB/AXU3EG/AXU4EV-E/AXU4EV-P/AXU5EV-E/AXU5EV-P /AXU9EG/AXU15EG

1. 軟件環(huán)境

軟件開發(fā)環(huán)境基于Vivado 2020.1

2. 硬件環(huán)境

開發(fā)板型號(hào) 芯片型號(hào)
AXU2CGA xczu2cg-sfvc784-1-e
AXU2CGB xczu2cg-sfvc784-1-e

3. 批處理下載QSPI Flash

所有的工程目錄下都有個(gè)bootimage文件夾,存放了對(duì)應(yīng)的BOOT.bin文件,可將此文件拷貝到Vitis_image_download文件夾,覆蓋原有的BOOT.bin。也可以把BOOT.bin放到SD卡啟動(dòng)驗(yàn)證功能

o4YBAGAKMCaAbEBvAAAEm2gyXsg388.jpg

vitis_image_download文件夾在course_s2目錄下面,進(jìn)入文件夾,右鍵點(diǎn)擊program_qspi.bat,打開編輯

pIYBAGAKMCeARj6nAAATcdsfmRo828.jpgo4YBAGAKMCiAE4DrAAA1HlkatR8968.jpg

將program_flash路徑改成自己的軟件安裝路徑,保存并關(guān)閉。

pIYBAGAKMCiATACAAAAc_MQ8Obw470.jpg

雙擊program_qspi.bat,即可下載BOOT.BIN到QSPI FLASH,建議用JTAG模式下載。

o4YBAGAKMCmAE3GWAAA7uJJVw5c346.jpg

也可以采用SD卡啟動(dòng)方法,把BOOT.bin文件拷貝到SD內(nèi)啟動(dòng)。

4. 批處理建立Vitis工程

由于Vitis工程編譯后占用空間較大,因此為了節(jié)省大家寶貴的時(shí)間,我們提供了Vitis工程的批處理tcl腳本,在每個(gè)工程下都有個(gè)vitis文件夾,里面包含硬件描述文件xx.xsa,以及自動(dòng)創(chuàng)建工程的腳本

pIYBAGAKMCqAex9KAAAyLYSvUW4588.jpg

大家需要做的是編輯auto_create_vitis文件夾中的build_vitis.bat文件

o4YBAGAKMCqAYHs7AAAvJDpxXbQ518.jpg

將黃色框中的xsct.bat路徑換成自己安裝的路徑,路徑為xx\Vitis\2020.1\bin\xsct.bat

pIYBAGAKMCuAceK2AAAV6Kk8YZU272.jpg

保存之后,再雙擊build_vitis.bat就可以創(chuàng)建工程了

編譯結(jié)束,按任意鍵退出

o4YBAGAKMCyASKu0AAA-Jzrw_w8927.jpg

打開Vitis軟件,選擇工程路徑,Launch

pIYBAGAKMC2AJqeYAAA6wEI4ULw163.jpg

打開后,關(guān)閉Welcom界面

o4YBAGAKMC2AHqj9AABgCmS5g6o938.jpg

工程即可使用

pIYBAGAKMC6AZKPmAABmXpM-1tk925.jpg

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1660

    文章

    22406

    瀏覽量

    636124
  • 編譯
    +關(guān)注

    關(guān)注

    0

    文章

    694

    瀏覽量

    35154
  • Zynq
    +關(guān)注

    關(guān)注

    10

    文章

    630

    瀏覽量

    49445
  • MPSoC
    +關(guān)注

    關(guān)注

    0

    文章

    203

    瀏覽量

    25169
  • Vitis
    +關(guān)注

    關(guān)注

    0

    文章

    157

    瀏覽量

    8340
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    如何在Zynq UltraScale+ MPSoC平臺(tái)上通過(guò)JTAG啟動(dòng)嵌入式Linux鏡像

    流程教程)。本文則進(jìn)一步講解如何在 Zynq UltraScale+ MPSoC 平臺(tái)上通過(guò) JTAG 逐步啟動(dòng) Linux,并提供了完整的過(guò)程與關(guān)鍵命令。只要按步驟操作,即使是復(fù)雜的 Linux 鏡像也能成功通過(guò) JTAG 啟
    的頭像 發(fā)表于 01-13 11:45 ?4291次閱讀

    如何在ZYNQ本地部署DeepSeek模型

    一個(gè)將最小號(hào) DeepSeek 模型部署到 AMD Zynq UltraScale+ MPSoC 處理系統(tǒng)的項(xiàng)目。
    的頭像 發(fā)表于 12-19 15:43 ?7565次閱讀
    如何在<b class='flag-5'>ZYNQ</b>本地部署DeepSeek模型

    AMD UltraScale架構(gòu):高性能FPGA與SoC的技術(shù)剖析

    AMD UltraScale架構(gòu):高性能FPGA與SoC的技術(shù)剖析 在當(dāng)今的電子設(shè)計(jì)領(lǐng)域,高性能FPGAMPSoC/RFSoC的需求日益增長(zhǎng)。AMD的
    的頭像 發(fā)表于 12-15 14:35 ?548次閱讀

    Zynq MPSoC PS側(cè)PCIe高速DMA互連解決方案

    在涉及Xilinx Zynq UltraScale+ MPSoC的項(xiàng)目中,實(shí)現(xiàn)設(shè)備間高速、低延遲的數(shù)據(jù)傳輸往往是核心需求之一。PCIe(尤其PS側(cè))結(jié)合DMA(直接內(nèi)存訪問(wèn))正是滿足這類需求的理想技術(shù)方案。
    的頭像 發(fā)表于 10-22 13:53 ?3844次閱讀
    雙<b class='flag-5'>Zynq</b> <b class='flag-5'>MPSoC</b> PS側(cè)PCIe高速DMA互連解決方案

    AMD Spartan UltraScale+ FPGA的優(yōu)勢(shì)和亮點(diǎn)

    AMD Spartan UltraScale+ FPGA 集小型封裝、先進(jìn)的 I/O 功能與低功耗等優(yōu)勢(shì)于一體。該系列 FPGA 配備高速 16.3 Gb/s 收發(fā)器、內(nèi)置的外部?jī)?nèi)存控制器以及
    的頭像 發(fā)表于 10-17 10:16 ?777次閱讀
    AMD Spartan <b class='flag-5'>UltraScale+</b> <b class='flag-5'>FPGA</b>的優(yōu)勢(shì)和亮點(diǎn)

    璞致電子 UltraScale+ RFSoC 架構(gòu)下的軟件無(wú)線電旗艦開發(fā)平臺(tái)

    璞致電子 PZ-ZU49DR-KFB 開發(fā)板基于 Xilinx ZYNQ UltraScale+ RFSoC XCZU49DR 主控制器,以 "ARM+FPGA 異構(gòu)架構(gòu)" 為
    的頭像 發(fā)表于 08-06 10:08 ?1144次閱讀
    璞致電子 <b class='flag-5'>UltraScale+</b> RFSoC 架構(gòu)下的軟件無(wú)線電旗艦開發(fā)平臺(tái)

    中海達(dá)亮相第十七屆中國(guó)國(guó)際現(xiàn)代化鐵路技術(shù)裝備展覽會(huì)

    此前,7月8-10日,第十七屆中國(guó)國(guó)際現(xiàn)代化鐵路技術(shù)裝備展覽會(huì)在北京國(guó)家會(huì)議中心順利舉辦。來(lái)自14個(gè)國(guó)家和地區(qū)的代表參會(huì),中海達(dá)受邀攜鐵路+北斗產(chǎn)品及解決方案亮相,引起了現(xiàn)場(chǎng)眾多參展嘉賓、客戶的關(guān)注。
    的頭像 發(fā)表于 07-11 16:09 ?748次閱讀

    海康威視亮相第十七屆中國(guó)國(guó)際現(xiàn)代化鐵路技術(shù)裝備展

    7月8日-10日,第十七屆中國(guó)國(guó)際現(xiàn)代化鐵路技術(shù)裝備展在北京拉開帷幕。??低曇浴爸琴x鐵路,數(shù)驅(qū)未來(lái)”為主題,呈現(xiàn)覆蓋鐵路運(yùn)營(yíng)多場(chǎng)景的創(chuàng)新數(shù)字化產(chǎn)品、技術(shù)及解決方案。
    的頭像 發(fā)表于 07-10 17:12 ?1051次閱讀

    高華科技亮相第十七屆中國(guó)國(guó)際現(xiàn)代化鐵路技術(shù)裝備展覽會(huì)

    近日,世界軌道交通領(lǐng)域萬(wàn)眾矚目、首屈一指的行業(yè)盛會(huì)——第十七屆中國(guó)國(guó)際現(xiàn)代化鐵路技術(shù)裝備展覽會(huì)(MODERN RAILWAYS 2025)在北京國(guó)家會(huì)議中心盛大開幕。
    的頭像 發(fā)表于 07-09 15:55 ?782次閱讀

    RECOM即將亮相第十七屆中國(guó)國(guó)際現(xiàn)代化鐵路技術(shù)裝備展

    第十七屆中國(guó)國(guó)際現(xiàn)代化鐵路技術(shù)裝備展 (MODERN RAILWAYS 2025),將于2025年7月8日-10日在中國(guó)?北京國(guó)家會(huì)議中心盛大召開。RECOM 在 G3223 展位,誠(chéng)邀各位蒞臨參觀!
    的頭像 發(fā)表于 07-01 17:25 ?1234次閱讀

    環(huán)旭電子亮相第十七屆國(guó)際汽車動(dòng)力系統(tǒng)技術(shù)年會(huì)

    此前,6月12-13日,為期兩天的第十七屆國(guó)際汽車動(dòng)力系統(tǒng)技術(shù)年會(huì)(TMC 2025)在南通國(guó)際會(huì)展中心成功舉辦。環(huán)旭電子作為參展商,攜最新技術(shù)成果和創(chuàng)新解決方案精彩亮相,與行業(yè)同仁共同探討汽車動(dòng)力系統(tǒng)的未來(lái)趨勢(shì)與挑戰(zhàn)!
    的頭像 發(fā)表于 06-25 17:55 ?953次閱讀

    博格華納亮相第十七屆國(guó)際汽車動(dòng)力系統(tǒng)技術(shù)年會(huì)

    此前,2025年6月12-13日,第十七屆國(guó)際汽車動(dòng)力系統(tǒng)技術(shù)年會(huì)在江蘇南通舉行。
    的頭像 發(fā)表于 06-25 10:28 ?1100次閱讀

    第十七章 SPI——讀寫串行FLASH

    本章介紹SPI協(xié)議,其為高速全雙工通信總線,含物理層、協(xié)議層內(nèi)容,還講解W55MH32的SPI特性、初始化及DMA相關(guān)配置。
    的頭像 發(fā)表于 06-19 17:06 ?1269次閱讀
    <b class='flag-5'>第十七章</b> SPI——讀寫串行FLASH

    第十七章 SPI

    本篇文章介紹了W55MH32的SPI接口,可工作于SPI或I2S模式,支持半 / 全雙工、主從操作,具可編程時(shí)鐘極性/相位等特征。闡述了主從模式配置、DMA 通信等,介紹相關(guān)例程用于驗(yàn)證數(shù)據(jù)傳輸功能。
    的頭像 發(fā)表于 05-28 17:29 ?1231次閱讀
    <b class='flag-5'>第十七章</b> SPI

    Xilinx Ultrascale系列FPGA的時(shí)鐘資源與架構(gòu)解析

    Ultrascale是賽靈思開發(fā)的支持包含步進(jìn)功能的增強(qiáng)型FPGA架構(gòu),相比7系列的28nm工藝,Ultrascale采用20nm的工藝,主要有2個(gè)系列:Kintex和Virtex
    的頭像 發(fā)表于 04-24 11:29 ?2589次閱讀
    Xilinx <b class='flag-5'>Ultrascale</b>系列<b class='flag-5'>FPGA</b>的時(shí)鐘資源與架構(gòu)解析