大多數(shù)時(shí)候，出現(xiàn)在教科書(shū)中的電路圖和設(shè)計(jì)與我們每天工作中完成的真實(shí)電路大相徑庭。電路設(shè)計(jì)并非易事，因?yàn)樗枰獙?duì)構(gòu)成電路部分的每個(gè)元件都有充分了解，且實(shí)現(xiàn)“完美”設(shè)計(jì)需要大量實(shí)踐。但是，當(dāng)你在電路設(shè)計(jì)中牢記并應(yīng)用以下技巧時(shí)，它們將有助于使你的電路看起來(lái)更專(zhuān)業(yè)、能以最佳效率工作、并提高你的專(zhuān)業(yè)素養(yǎng)。

1．使用框圖

本技巧似乎顯而易見(jiàn)，但往往被過(guò)分自信的人忽視，他們認(rèn)為自己已經(jīng)把要做的活都弄明白了。完全按照你的需要表述電路的方框圖對(duì)電路的成功設(shè)計(jì)至關(guān)重要。在你開(kāi)始工作之前，方框圖為你提供了一個(gè)大綱，它還為將要查看和檢查你電路的任何人提供了極好的參考資料。

圖1：?jiǎn)螐埓蠓韴D(來(lái)源：experimentalistanonymous.com)

圖2：清晰標(biāo)記的框圖(來(lái)源：elprocus.com)

2．各個(gè)擊破

在很多情況下，在設(shè)計(jì)電路時(shí)你可能不會(huì)單打獨(dú)斗，所以花時(shí)間將設(shè)計(jì)劃分為各功能塊，每個(gè)塊都有定義的接口，就可以實(shí)現(xiàn)各個(gè)擊破的策略；參與電路設(shè)計(jì)的設(shè)計(jì)師可以專(zhuān)注于各個(gè)塊。這些塊可以獨(dú)立地用于你目前正著手的項(xiàng)目，也可以在將來(lái)重復(fù)用于不同的電路設(shè)計(jì)。通過(guò)這種方法，你可以在事情不順利的時(shí)候輕松排除故障，因?yàn)槟銓⒛軌蜃R(shí)別你遇到的麻煩是哪個(gè)塊引起的。

3．為電路網(wǎng)絡(luò)命名

的確，對(duì)這一步可能會(huì)有疑惑，但確保對(duì)PCB上的每個(gè)網(wǎng)絡(luò)進(jìn)行命名并標(biāo)注每個(gè)網(wǎng)絡(luò)的用途，可在緊要關(guān)頭，為你提供諸多幫助。當(dāng)你必須調(diào)試或運(yùn)行模擬時(shí)，它也很有用。網(wǎng)絡(luò)命名可讓你在出問(wèn)題時(shí)，知道該在哪下手。請(qǐng)記住：使命名易于識(shí)別；使命名對(duì)其要傳載的意義一目了然。

4．記筆記

談到電子設(shè)計(jì)，你的筆記就是你的靈丹妙藥。重要的是記錄研發(fā)過(guò)程的每一步，你遇到的每個(gè)坑、找到的每個(gè)解決方案、以及與你的設(shè)計(jì)相關(guān)的任何其它內(nèi)容。請(qǐng)務(wù)必記下為什么為你的設(shè)計(jì)選用某些組件、邏輯表的式樣、以及設(shè)計(jì)電路時(shí)的任何特殊注意事項(xiàng)。你的筆記有多種用途：

? 通過(guò)清楚地記錄每一步，你可以“回放”并查看哪里可能出問(wèn)題、或你可在哪里進(jìn)行修改以得到更高效的設(shè)計(jì)。

? 可以使用和交叉引用以前項(xiàng)目的注釋?zhuān)员愀玫乩斫狻?shí)現(xiàn)更好的方案以及激發(fā)出與當(dāng)前工作相關(guān)的更多靈感。

? 你可以幫助其他人解決其設(shè)計(jì)問(wèn)題，并在以后需要時(shí)閱讀他們的筆記。

5．文本放置保持一致

如果你指定某些名稱(chēng)或在圖表上進(jìn)行注釋?zhuān)銜?huì)發(fā)現(xiàn)，再次查看時(shí)很難弄清這些文字到底是什么意思。在原理圖上放置符號(hào)和名稱(chēng)時(shí)，請(qǐng)確保與命名過(guò)程保持一致。寫(xiě)注釋時(shí)，不要在電路的一部分橫著寫(xiě)，而在所有其它部分豎著寫(xiě)。盡量確保名稱(chēng)之間有一些空白，這樣包括你在內(nèi)的讀者就不會(huì)感到困惑。注釋間不要害怕有空白。實(shí)際上，空白有助于減少將圖示與書(shū)寫(xiě)混在一起引發(fā)的混亂。這同樣適用于速記命名。如果你要以縮寫(xiě)表述任何內(nèi)容，請(qǐng)嘗試在下面添加解釋的“段子”，或確保它們易于識(shí)別。

6．流程化

不要削足適履試圖將你的示意圖(plan)和注釋壓縮進(jìn)特定數(shù)量的頁(yè)面。占頁(yè)多少并不重要；不要茍且你原理圖的質(zhì)量。確保電路設(shè)計(jì)始終如一。這有助于提高可讀性和更好的應(yīng)用。在電子電路設(shè)計(jì)方面沒(méi)有捷徑；這完全取決于付出的努力和努力的結(jié)果。

“Let it Flow” (Source: Wikimedia)

圖3：“流程化”(來(lái)源：維基百科)

7．保留標(biāo)題

為原理圖的每頁(yè)制作標(biāo)題、進(jìn)而提供了每頁(yè)的更多信息，這會(huì)使你受益。除可讀性更高外，這樣做還可以更輕松地為你的原理圖頁(yè)編制索引。這在調(diào)試時(shí)會(huì)帶來(lái)益處：當(dāng)你需要引用電路的某個(gè)部分、但又太忙無(wú)暇翻遍每一頁(yè)、只得救助大腦記憶試圖找出所需圖表的位置時(shí)——頁(yè)索引會(huì)幫大忙。

8．使連接器可見(jiàn)

你需要能立即區(qū)分所有連接器。最好的選擇是在原理圖中使用引腳表述連接器。通過(guò)簡(jiǎn)單的連接器識(shí)別，你將能夠正確地追溯電路，且不會(huì)迷失在連接中。選用引腳之所以方便，是因?yàn)樗鼘ⅰ皥?jiān)守”其位置。與貼紙(sticker)或顏色不同，引腳能更突出引人注目，而不會(huì)在圖表和筆記中占用太多空間。

結(jié)論

上面提到的技巧肯定會(huì)幫助你更好地設(shè)計(jì)電路；它們將有助于調(diào)試、模擬、注釋參考等等。如果你記住這些技巧并在設(shè)計(jì)的所有階段應(yīng)用它們，那么你會(huì)發(fā)現(xiàn)自己在眨眼之間成為電子電路設(shè)計(jì)的專(zhuān)業(yè)人士。

編輯：jq