91欧美超碰AV自拍|国产成年人性爱视频免费看|亚洲 日韩 欧美一厂二区入|人人看人人爽人人操aV|丝袜美腿视频一区二区在线看|人人操人人爽人人爱|婷婷五月天超碰|97色色欧美亚州A√|另类A√无码精品一级av|欧美特级日韩特级

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

關(guān)于Video out IP和Video Timing Controller IP的介紹

FPGA之家 ? 來源:FPGA之家 ? 作者:FPGA之家 ? 2021-05-08 10:03 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

本文對Video out IP和Video Timing Controller IP進(jìn)行簡要介紹,為后文完成使用帶有HDMI接口的顯示器構(gòu)建圖像視頻顯示的測試工程做準(zhǔn)備。

Video out IP

簡介

AXI4-Stream to Video Out核心設(shè)計用于從實現(xiàn)視頻協(xié)議的AXI4-Stream接口連接到視頻源(并行視頻數(shù)據(jù)、視頻同步和空白)。該IP與Xilinx視頻定時控制器(VTC)核心一起工作。該核心提供了一個具有AX14-Stream接口的視頻處理核心和視頻輸出之間的橋梁。

特點

視頻輸出(帶同步信號的特定時序下的并行視頻數(shù)據(jù)--帶有行場同步信號和消隱信號的有效視頻數(shù)據(jù))。

輸入數(shù)據(jù)是通過AXI-stream的從接口。

可選擇的視頻時序同步模式,允許VTC發(fā)生器自由運行(主模式)或被控制(從模式)使用一個滯后機(jī)制。

自動同步視頻時間到AXI4-Stream視頻。

支持AXI4-Stream和視頻時鐘域之間的普通或獨立時鐘模式。

可選擇的FIFO深度32-8192位。

可選擇的輸入數(shù)據(jù)寬度8-256位。

支持隔行操作。

組件寬度轉(zhuǎn)換為8,10,12,16位。

AXI4-Stream to Video Out IP將AXI4-Stream視頻協(xié)議從使用此協(xié)議的Xilinx視頻處理IP轉(zhuǎn)換為帶有行場同步和特定時序信號的視頻輸出接口,從而與使用該視頻時序的普通視頻系統(tǒng)接口相互連接。

輸入輸出信號

AXI4-Stream to Video Out IP的輸入信號是一個AXI4-Stream從接口。該接口由并行視頻數(shù)據(jù),tdata,握手信號tvalid和ready,以及兩個標(biāo)志,tlast和tuser組成,用于識別視頻流中的特定像素。tlast信號指定每一行的最后一個有效像素,也稱為行結(jié)束(EOL)。tuser信號指定幀的第一個有效像素,稱為幀的開始(SOF)。這兩個標(biāo)志對于標(biāo)識AXI4流接口上的像素位置是必要的,因為不存在行場同步信號。只有有效的像素數(shù)據(jù)被攜帶在總線上。

AXI4-Stream to Video Out IP的輸出信號是常用的視頻接口。視頻接口包含以下信號:

Parallel video data

Pixel clock

Vsync

Hsync

Vbank

Hblank

Data Valid

Field ID

IP架構(gòu)圖

該IP設(shè)計要和VTC IP一起使用。 VTC IP核提供視頻時序參數(shù),并產(chǎn)生視頻時序信號。下圖給出的是AXI4-Stream to Video Out IP的系統(tǒng)架構(gòu):

關(guān)于Video out IP和Video Timing Controller IP的介紹

在AXI4-Stream to Video Out IP的內(nèi)部,通過一個異步的FIFO進(jìn)行跨時鐘域的數(shù)據(jù)信息的緩存處理,然后經(jīng)過一個輸出同步器(output synchronizer)將AXI-stream的視頻數(shù)據(jù)和VTC生成的視頻時序參數(shù)進(jìn)行同步,最終生成輸出端口的視頻輸出的接口。

支持時鐘模式

AXI4-Stream to Video Out IP支持兩種時鐘模式:slave和master時鐘模式。這里的主從模式是對于 VTC ip而言的。

slave模式

在slave模式下,AXI4-Stream to Video Out IP輸出的視頻數(shù)據(jù)的時序信號(行場同步、消隱等),將由VTC生成相對應(yīng)的時序信號進(jìn)行自適應(yīng),AXI4-Stream to Video Out IP通過vid_gen ce信號進(jìn)行控制時序信號的輸出,從而達(dá)到輸出的視頻信號和輸出信號同步的目的。

master模式

在master模式下,VTC IP核將會不受限制地運行,相位差取決于啟動條件。這時就要求AXI4-Stream to Video Out IP的視頻數(shù)據(jù)盡量滿足VTC IP核產(chǎn)生的時序信號。

通常,建議使用slave模式來最小化緩沖區(qū)域和延遲時間都需求。

FIFO深度配置

在AXI4-Stream to Video Out IP,通過一個異步的FIFO進(jìn)行跨時鐘域的數(shù)據(jù)信息的緩存處理,這里就要考慮FIFO的深度的具體配置,當(dāng)FIFO的深度不合適時,很容易造成FIFO讀空或者寫滿讀滿,得到的視頻數(shù)據(jù)容易造成丟失。這里讀滿的時候影響不太大因

為到FIFO讀滿后,F(xiàn)ULL信號會進(jìn)行取反使得tready信號拉低,從而使得視頻數(shù)據(jù)傳輸暫停。

關(guān)于Video out IP和Video Timing Controller IP的介紹

考慮FIFO為空時,當(dāng)輸出的視頻信號處于數(shù)據(jù)有效輸出的階段,也就是正常的顯示器顯示的區(qū)域,則會造成當(dāng)前像素點讀取錯誤,并且后續(xù)的像素點都可能錯位。

當(dāng)調(diào)用該IP時,F(xiàn)IFO深度可以通過GUI界面進(jìn)行選擇。異步FIFO的緩沖要求主要取決于上游處理器通過AXI4-Stream時鐘(aclk)和視頻輸出時鐘(vid_io_out_clk)頻率之間的相對數(shù)據(jù)速率,以及正在傳輸?shù)男盘栕鳛闃?biāo)準(zhǔn)。如果上游AXI4-Stream來源不能提供數(shù)據(jù)以持續(xù)的速度等于或大于視頻時鐘頻率,然后需要額外的緩沖存儲傳入的像素之前,當(dāng)他們需要這樣的像素可以生成一個連續(xù)流輸出沒有過早讀空的FIFO。換句話來說,就是如果輸入數(shù)據(jù)的時鐘小于輸出數(shù)據(jù)的時鐘,我們可以通過提前存儲數(shù)據(jù)的方式來彌補(bǔ)傳輸時的數(shù)據(jù)傳輸速度差異。如果從AXI4-Stream時鐘(Faclk)獲得的持續(xù)像素率等于或大于視頻輸出像素時鐘(Fvclk),那么當(dāng)輸入的AXI4-Stream數(shù)據(jù)中沒有停頓時,只需要最小緩沖區(qū)大小(32個位置)。在該情況下,F(xiàn)IFO在每行的EOL拉高后讀空。如果Faclk小于Fvclk,可能需要額外的緩沖。FIFO必須存儲足夠的像素,以供應(yīng)他們在整個活動線連續(xù)。這意味著輸入FIFO還必須足夠大,以在此期間連續(xù)提供輸出像素。

可以計算出先進(jìn)先出初始填充水平的一階近似。假設(shè)R小于1,則計算最小初始填充層:FIFO Initial Fill Level = 32 + Nhactive * (1- R) + Nhstall * (1/R)

其中Nhactive是行活動周期的時鐘滴答數(shù)。Nhblank是水平消隱周期的時鐘滴答數(shù)。Nhstall是進(jìn)入的流在水平活動期間被停止的時鐘滴答數(shù)。R是計算為Faclk/Fvclk的時鐘比率。當(dāng)R大于等于1時,可以去掉第二項[Nhactive * (1 - R)]。Nhstall很難通過分析來確定。

總FIFO深度必須略大于初始填充水平,以防止FIFO溢出:FIFO depth min = 32 + FIFO initial Fill Level在每種情況下,這都少于一整行數(shù)據(jù),所以如果提供了行緩沖區(qū),就足夠了。然而,在許多情況下,不需要完整的行緩沖區(qū)。

接口框圖

下圖描述了該IP可用的各種接口。

關(guān)于Video out IP和Video Timing Controller IP的介紹

Video Timing Controller IP

簡介

Video Timing Controller IP是一個通用視頻時序信號發(fā)生器和檢測器。所有的視頻系統(tǒng)都需要視頻時序信號的管理,這些信號用于同步傳輸進(jìn)程。VTC IP核的功能是檢測和產(chǎn)生這些時序信號。在該IP的輸入端,自動檢測水平和垂直同步脈沖,極性,消隱時間和活動視頻像素相關(guān)時序參數(shù);在輸出端口,它產(chǎn)生水平和垂直消隱和同步脈沖使用的標(biāo)準(zhǔn)視頻系統(tǒng),包括支持可編程脈沖極性。該IP通常與Video in to AXI4-Stream IP一起用于檢測傳入視頻數(shù)據(jù)的格式和時序信息,或與AXI4-Stream to Video out IP一起用于為視頻輸出設(shè)備(如視頻監(jiān)視器)生成輸出視頻時間。

視頻時序

關(guān)于Video out IP和Video Timing Controller IP的介紹

在對視頻數(shù)據(jù)輸出時,要根據(jù)視頻時序參數(shù)來進(jìn)行時序信號的驅(qū)動從而保證視頻數(shù)據(jù)的正常輸出。視頻系統(tǒng)可以利用不同極性的行場同步或消隱信號的不同組合來同步處理和控制視頻數(shù)據(jù)。VTC IP通過提供一個高度可編程和靈活的核心,允許檢測和生成視頻系統(tǒng)內(nèi)的各種時序信號,從而簡化了視頻時序信號產(chǎn)生的工作。

支持工作模式

Video Timing Controller IP支持AXI4-Lite接口和一個固定模式接口。

AXI4-Lite接口允許將IP輕松地合并到Vivado項目中,并且可以通過AXI4-Lite。

Constant接口利用圖形用戶界面(GUI)可配置的IP參數(shù)來設(shè)置固定模式操作的IP。

接口框圖

下圖描述了該IP可用的各種接口。

關(guān)于Video out IP和Video Timing Controller IP的介紹

責(zé)任編輯:lq6

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 顯示器
    +關(guān)注

    關(guān)注

    22

    文章

    5146

    瀏覽量

    144399
  • 發(fā)生器
    +關(guān)注

    關(guān)注

    4

    文章

    1429

    瀏覽量

    64594
  • fifo
    +關(guān)注

    關(guān)注

    3

    文章

    407

    瀏覽量

    45751
  • HDMI接口
    +關(guān)注

    關(guān)注

    1

    文章

    148

    瀏覽量

    35783

原文標(biāo)題:ZYNQ-Video out IP和Video Timing Controller IP簡介

文章出處:【微信號:zhuyandz,微信公眾號:FPGA之家】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    Xilinx高性能NVMe Host控制器IP+PCIe 3.0軟核控制器IP,純邏輯實現(xiàn),AXI4和AXI4-Stream DMA接口,支持PCIe 3.0和4.0

    NVMe AXI4 Host Controller IP1介紹NVMe AXI4 Host Controller IP可以連接高速存儲PCI
    發(fā)表于 11-14 22:40

    Video Processing Subsystem與HDMI示例設(shè)計

    在撰寫本文時,HDMI Transmitter Subsystem IP 核與 Video Processing Subsystem IP 核均有多個示例設(shè)計可供使用,但并沒有演示將兩者功能結(jié)合在一起來使用的設(shè)計。
    的頭像 發(fā)表于 11-07 10:35 ?714次閱讀
    <b class='flag-5'>Video</b> Processing Subsystem與HDMI示例設(shè)計

    Hbirdv2移植到Nexys4 DDR和Nexys Video開發(fā)板

    本隊伍編號CICC3042,本篇文章介紹Hbirdv2移植到Nexys4 DDR(現(xiàn)已改名為NexysA7-100T)和Nexys Video開發(fā)板,開發(fā)板鏈接: NexysA7-100T
    發(fā)表于 10-31 07:26

    如何使用Nexys Video開發(fā)板移植e203

    本文將分享如何使用Nexys Video開發(fā)板,移植e203 運行FPGA原工程 首先進(jìn)入fpga原工程,如圖所示 使用下面命令打開vivado make install FPGA_NAME
    發(fā)表于 10-27 06:26

    配電柜IP等級測試

    固體物體(如灰塵)的能力,第二個數(shù)字則表示對液體(如水)的防護(hù)能力。關(guān)于IP等級的常見標(biāo)準(zhǔn)為IEC60529。對于配電柜等電氣設(shè)備,IP等級測試主要是用來評估它們抵
    的頭像 發(fā)表于 10-17 11:37 ?468次閱讀
    配電柜<b class='flag-5'>IP</b>等級測試

    SSD2829TQL9 VIDEO BIST無法正常使用問題

    請問一下大家是否有人用過SSD2829芯片的 VIDEO BIST功能,我這邊把對應(yīng)的Video BIST Register設(shè)置好了但無法正常顯示圖片,在此之前已用常規(guī)的video mode點亮過屏幕了,因此線上應(yīng)該是通的,煩請
    發(fā)表于 07-25 13:54

    IP防護(hù)等級小知識

    ”。今天小編就來帶大家了解一些關(guān)于IP等級的小知識。? IP等級的定義 外殼防護(hù)等級(IP代碼)是針對電氣設(shè)備外殼防止異物侵入、防塵、防水的特性加以分級,來源是國際電工委員會的標(biāo)準(zhǔn)IE
    的頭像 發(fā)表于 05-23 14:14 ?3111次閱讀

    IP6825+IP5306充電寶:重新定義便攜電源的無線充電體驗

    本文主要介紹了兩種充電寶方案:IP6825和IP5306。IP6825是創(chuàng)新解決方案,通過高效充放電和磁吸無線充電將充電寶的便捷性和功能性提升。IP
    的頭像 發(fā)表于 05-19 08:56 ?1560次閱讀
    <b class='flag-5'>IP6825+IP</b>5306充電寶:重新定義便攜電源的無線充電體驗

    FPGA 大神 Adam Taylor 使用 ALINX VD100(AMD Versal系列)開發(fā)平臺實現(xiàn)圖像處理

    本篇文章來自 FPGA 大神、Ardiuvo XVtc VtcInst;VideoMode video;XVtc_Config *vtc_config ;int main
    的頭像 發(fā)表于 05-16 09:46 ?2359次閱讀
    FPGA 大神 Adam Taylor 使用 ALINX VD100(AMD Versal系列)開發(fā)平臺實現(xiàn)圖像處理

    AN65974示例如何鏈接fifo_slave_block 和 video_outIP塊?

    代碼。 我下載了 AN65974 示例,但我不知道如何鏈接 fifo_slave_block 和 video_outIP 塊。 如何描述 XDC 文件的 fmc 連接
    發(fā)表于 05-12 07:31

    test_ff_video_encode編碼報bmvpu_malloc_device_byte_heap failed怎么解決?

    linaro@sophon:~$ test_ff_video_encode zxf.yuv zxf.mp4 H264 384 288 1 I420 3000 25 0 [h264_bm
    發(fā)表于 04-22 11:06

    智多晶LPC_Controller IP介紹

    在FPGA設(shè)計領(lǐng)域,西安智多晶微電子有限公司推出的LPC_Controller IP正逐漸嶄露頭角,為工程師們提供了強(qiáng)大的工具,助力他們在數(shù)據(jù)傳輸領(lǐng)域大展身手。今天,就讓我們一同揭開LPC_Controller
    的頭像 發(fā)表于 04-18 11:52 ?1975次閱讀
    智多晶LPC_<b class='flag-5'>Controller</b> <b class='flag-5'>IP</b><b class='flag-5'>介紹</b>

    S-Video接口概述和分類

    S-Video接口在當(dāng)下視頻接口中,存在感已經(jīng)漸漸減少,它們的樣式與“古早”的很多接口相似。在視頻接口的發(fā)展中,它依然是必不可少的。本期我們將圍繞S-Video接口,來一次全面的剖析。
    的頭像 發(fā)表于 04-11 10:59 ?3667次閱讀
    S-<b class='flag-5'>Video</b>接口概述和分類

    一文詳解Video In to AXI4-Stream IP

    Video In to AXI4-Stream IP核用于將視頻源(帶有同步信號的時鐘并行視頻數(shù)據(jù),即同步sync或消隱blank信號或者而后者皆有)轉(zhuǎn)換成AXI4-Stream接口形式,實現(xiàn)了接口轉(zhuǎn)換。該IP還可使用VTC核,
    的頭像 發(fā)表于 04-03 09:28 ?2772次閱讀
    一文詳解<b class='flag-5'>Video</b> In to AXI4-Stream <b class='flag-5'>IP</b>核

    帶有Aqr107 PHY的imx95定制板,已連接但無法獲取IP,為什么?

    /video-dc-usxgmii)與 NXP 平臺 Imx95 定制板。雖然我們能夠收到一條消息,指示“eth0:鏈路已啟動 - 未知/未知 - 流量控制關(guān)閉”,但我們注意到?jīng)]有為以太網(wǎng)端口分配 IP 地址。 在此
    發(fā)表于 03-20 06:04