隨著5G和AIoT時(shí)代的到來，越來越多的智能化應(yīng)用場景誕生，也就有了“應(yīng)用和軟件定義芯片SoC設(shè)計(jì)”的趨勢，對產(chǎn)品快速迭代也提出了新的要求。這就意味著，SoC設(shè)計(jì)需要：

更有效地解決具體實(shí)際場景的問題

更快的市場響應(yīng)速度

具備特性差異化和成本優(yōu)勢

我認(rèn)為目前SoC設(shè)計(jì)主要有以下幾個關(guān)鍵趨勢：

1）DSA（Domain Specific Architecture or Domain Specific Accelerator）， 面向?qū)Ｓ脩?yīng)用領(lǐng)域的協(xié)處理器加速器

DSA的目標(biāo)就是提升計(jì)算的能效比，因此可以更好地滿足SoC設(shè)計(jì)的差異化、安全性以及推向市場的時(shí)效性。如何達(dá)成這個目標(biāo)？其中一個核心理念是“術(shù)業(yè)有專攻”，在硬件領(lǐng)域便是用專用硬件滿足特定領(lǐng)域需求。

但這跟一般的ASIC硬件化不同，DSA要滿足的是一個領(lǐng)域的需求，解決一類問題而非單一問題，因此能夠?qū)崿F(xiàn)靈活和專用性的平衡。就處理器領(lǐng)域而言，DSA可以被解釋成Domain Specific Accelerator， 即在通用處理的基礎(chǔ)上，擴(kuò)展出面向某些領(lǐng)域的加速器，以提升解決該領(lǐng)域問題的效率。

2）全棧式的SoC設(shè)計(jì)平臺化

全棧式的SoC設(shè)計(jì)平臺化可以極大縮減傳統(tǒng)SoC設(shè)計(jì)周期和設(shè)計(jì)成本。一站式的SoC平臺可以提供SoC軟硬件設(shè)計(jì)的整體解決方案，一般包括SoC設(shè)計(jì)所需的基礎(chǔ)共性IP、SoC架構(gòu)、測試用例、操作系統(tǒng)、軟件驅(qū)動、算法庫和開發(fā)工具等模塊。

目前，芯來科技面向MCU、AIoT等應(yīng)用領(lǐng)域，已經(jīng)推出了基于芯來RISC-V 處理器的全棧IP整體解決方案，包括預(yù)集成的整體SoC模板（包含芯來的基礎(chǔ)IP庫，統(tǒng)一的IP接口和總線結(jié)構(gòu)等）、軟件硬件驅(qū)動、NMSIS算法庫、完備移植好的操作系統(tǒng)示例和芯來自己的IDE/SDK等一系列開發(fā)環(huán)境。

讓客戶在SoC設(shè)計(jì)上確保按需定制，不浪費(fèi)資源，幫助客戶降低研發(fā)投入，提高研發(fā)效率和質(zhì)量。芯來全棧IP平臺可以承擔(dān)客戶80%的通用SoC設(shè)計(jì)驗(yàn)證工作，而讓客戶投入更大的精力專注于20%的專用SoC設(shè)計(jì)。

3）chiplet新的IP復(fù)用模式

在后摩爾定律時(shí)代，芯片集成度越來越高，SoC設(shè)計(jì)越來越復(fù)雜，為了降低整個芯片SoC設(shè)計(jì)周期以及開發(fā)總成本，Chiplet模式成為一個流行的趨勢。Chiplet 其實(shí)就是一顆具有一定功能的裸片（Die）?；贑hiplet 模式，首先將需要實(shí)現(xiàn)的復(fù)雜功能進(jìn)行分解，然后開發(fā)或是復(fù)用已有不同工藝節(jié)點(diǎn)、不同材質(zhì)、不同功能的裸片，最后通過 SiP（System in Package）封裝技術(shù)形成一個完整的芯片。因此Chiplet 就是一種新的IP復(fù)用模式 - 以芯片裸片的形式提供。

Chiplet除了可以解決數(shù)字電路和模擬或接口電路在工藝節(jié)點(diǎn)上的錯位問題外，也可以給SoC設(shè)計(jì)提供更大的靈活性。例如，有些SoC設(shè)計(jì)在不同場景下，對接口或模擬的通道數(shù)量要求不同，如果都集成在一顆die上缺乏靈活性，性能、功能和面積（也就是所謂的PPA）方面難以做到最優(yōu)。

Chiplet通過數(shù)字和模擬更好地解決了場景化的靈活性問題，當(dāng)然同時(shí)chiplet也面臨著諸多挑戰(zhàn)，例如接口標(biāo)準(zhǔn)化、接口間巨大的數(shù)據(jù)量造成裸片和裸片間互聯(lián)所產(chǎn)生的大功耗等問題。

物聯(lián)網(wǎng)和邊緣計(jì)算等領(lǐng)域?qū)oC設(shè)計(jì)的要求跟移動計(jì)算/個人電腦有什么不同？如何選擇合適的處理器內(nèi)核？

從個人電腦到移動計(jì)算（手機(jī)），芯片SOC設(shè)計(jì)（也包括處理器發(fā)展）主要為單一應(yīng)用、重點(diǎn)產(chǎn)品驅(qū)動。而目前隨著5G、AIoT、邊緣計(jì)算等應(yīng)用場景多點(diǎn)開花，而且都還沒有明確的行業(yè)標(biāo)準(zhǔn)和規(guī)范，應(yīng)用場景更多元化，需求更碎片化，單品需求適量，創(chuàng)新迭代變快，也需要更快的市場響應(yīng)速度。

因此芯片SoC設(shè)計(jì)定制化成為趨勢。而處理器作為SoC的整個控制大腦，在選擇上除了傳統(tǒng)的PPA硬件指標(biāo)，完整的基礎(chǔ)軟件工具鏈和生態(tài)外，更看重的是處理器的靈活性和擴(kuò)展性來滿足差異化和多樣化的設(shè)計(jì)，以及技術(shù)壁壘的建立。

ARM在這些新興領(lǐng)域也沒有絕對的生態(tài)優(yōu)勢，因此開放且擁有精簡、低功耗、模塊化、可擴(kuò)展等技術(shù)優(yōu)勢的RISC-V在AIoT和邊緣計(jì)算等領(lǐng)域及需要定制化的場景將大有可為。

除了技術(shù)上的靈活性，RISC-V也能為AIoT、邊緣計(jì)算等領(lǐng)域帶來顯著的成本優(yōu)勢。國際市場分析機(jī)構(gòu)Semico Research在其名為“RISC-V市場分析：新興市場”的報(bào)告中指出，預(yù)計(jì)到2025年，市場將總共消費(fèi)624億個RISC-V CPU內(nèi)核，而中國將擁有全球最大的市場空間。

編輯：jq