FPGA以其強(qiáng)大的靈活性和適應(yīng)性見長。系統(tǒng)設(shè)計師在設(shè)計大容量復(fù)雜應(yīng)用時，越來越多的考慮使用SoC中集成FPGA方案來減小功耗并提高性能。

將FPGA集成進(jìn)SoC的好處顯而易見：1.對于已有的FPGA SoC系統(tǒng)，例如SmartNIC智能網(wǎng)卡方案或者微軟Azure云中，可以進(jìn)一步提高集成度和性能。2.讓原本不具備靈活性的SoC具備一定的可編程能力，讓終端用戶可以根據(jù)需求的變化修改協(xié)議和算法。3.給SoC提供一個加速核，把一些適合FPGA并行計算的工作負(fù)載offload到FPGA上進(jìn)行。4.在SoC架構(gòu)中提供可編程狀態(tài)機(jī)等計算單元，作為新型AI引擎總而言之一句話，F(xiàn)PGA具備的好處，SoC集成后可以全部繼承。

eFPGA（SoC） & cFPGA（SiP）

目前流行的兩種集成方案分別是embedded FPGA（以下簡稱eFPGA集成方案）以及FPGA Chiplets（以下簡稱cFPGA集成方案）1.eFPGA集成方案eFPGA是嵌入到SoC中的FPGA IP核，可以是軟核或者是硬核，工藝節(jié)點(diǎn)往往需要和SoC保持一致。

eFPGA通常具有比傳統(tǒng)FPGA更多的輸入和輸出，可連接到總線、數(shù)據(jù)路徑、控制路徑、PHY等部件中。這個技術(shù)多年前在學(xué)術(shù)界就已被提出，直到近5年才逐步被廣泛接受，美國、法國、中國也涌現(xiàn)了一系列專注于eFPGA的公司，并將其成功的商業(yè)化。cFPGA集成方案Chiplet的概念則最早來自 DARPA 的 CHIPS（Common Heterogeneous Integration and IP Reuse Strategies）項(xiàng)目。是通過die-to-die內(nèi)部互聯(lián)技術(shù)將多個模塊芯片與底層基礎(chǔ)芯片封裝在一起，構(gòu)成多功能的異構(gòu)System in Package（SiP）芯片的模式。理論上講，這種技術(shù)是一種短周期、低成本的集成第三方芯片（例如I/O、存儲芯片、NPU等）的技術(shù)，各個模塊芯片的工藝節(jié)點(diǎn)可以不同。Chiplet是業(yè)界為了彌補(bǔ)硅工藝技術(shù)增長放緩所做的幾項(xiàng)努力之一。它們起源于多芯片模塊，誕生于20世紀(jì)70年代，迄今為止，已經(jīng)有很多公司早早地創(chuàng)建了自己的 Chiplet 生態(tài)系統(tǒng)，包括Marvell、AMD、Intel等。

Intel 片間互連技術(shù)方案（來自Intel）In this way， an SoC and an FPGA chiplet can be co-packaged with a wide， high speed bus connecting them.最新型的FPGA（無論是X家還是I家），實(shí)際上都使用了Chiplet技術(shù)。Intel給自家的片間互連技術(shù)起了一個高大上的名字：“嵌入式多片互連橋接，Embedded Multi-die Interconnect Bridge”EMIB ，其混合了SoC和SiP技術(shù)。Xilinx則從7系開始就采用了片間互連技術(shù)來在有限的面積下通過堆疊實(shí)現(xiàn)超大邏輯容量、Serdes高速接口以及HBM高帶寬存儲的融合。

cFPGA SiP方案的優(yōu)勢：

1.支持多工藝節(jié)點(diǎn)的片間融合。

2.旨在打造標(biāo)準(zhǔn)化、模塊化的IP，因此FPGA部分通常是一個固定芯片模塊，SiP設(shè)計的重構(gòu)迭代速度更快。

eFPGA SoC方案的優(yōu)勢：

1.無需去了解你可能并不熟悉的SoC片間互連技術(shù)（有時無法從你的PHY IP提供商那獲得）。

2.免去了高昂的多片封裝基板費(fèi)用。

3.旨在強(qiáng)化FPGA的可定制性，在個性化細(xì)節(jié)定制方面更加靈活。

原文標(biāo)題：集成FPGA的兩種方式：Embedded FPGA（SoC）和FPGA Chiplets（SiP）

文章出處：【微信公眾號：FPGA之家】歡迎添加關(guān)注！文章轉(zhuǎn)載請注明出處。

責(zé)任編輯：haq