91欧美超碰AV自拍|国产成年人性爱视频免费看|亚洲 日韩 欧美一厂二区入|人人看人人爽人人操aV|丝袜美腿视频一区二区在线看|人人操人人爽人人爱|婷婷五月天超碰|97色色欧美亚州A√|另类A√无码精品一级av|欧美特级日韩特级

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

國產(chǎn)AGM FPGA設(shè)計(jì)流程的詳細(xì)介紹

國產(chǎn)FPGA技術(shù)分享 ? 來源:國產(chǎn)FPGA技術(shù)分享 ? 作者:國產(chǎn)FPGA技術(shù)分享 ? 2021-06-24 22:13 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

AGM Micro是領(lǐng)先的可編程SoC、通用32位MCU、和異構(gòu)(MCU)邊緣計(jì)算芯片和方案提供商,致力于為消費(fèi)電子、工業(yè)和AIoT中高量市場(chǎng)提供智能化的設(shè)計(jì)軟件和芯片系統(tǒng)。AGM針對(duì)不同的縱向應(yīng)用市場(chǎng),并擁有19個(gè)知識(shí)產(chǎn)權(quán),以及獲得專利的編譯軟件(包括數(shù)據(jù)庫、綜合、布局、布線、時(shí)序分析、比特流產(chǎn)生等)及電路。公司的所有芯片產(chǎn)品線均達(dá)到接近ASIC的低成本,并兼具靈活性。

以下是AGM FPGA的一份快速入門介紹,限于篇幅,如有不詳盡的地方,歡迎留意或者郵件溝通交流。

3. 設(shè)計(jì)流程

從新建工程一步一步操作,直到生成編程文件,燒錄到目標(biāo)器件上。此部分將Supra和Quartus II一起配合使用。

3.1 在Supra中新建工程

打開 Supra,新建工程(File->Project->New Project),設(shè)置工程目錄和工程名稱。具體步驟如下:

1、 準(zhǔn)備工作:在電腦上先建立一個(gè)保存AGM項(xiàng)目工程文件的文件夾。比如在D盤,建立一個(gè)AGM_Project\LED_PLL的文件夾。并將使用內(nèi)置晶振的inpll.v和inpll.ip這2個(gè)文件放在該文件夾的目錄下。若不需要使用內(nèi)置的時(shí)鐘及PLL,則導(dǎo)入inpll.v和inpll.ip的步驟可以忽略)。

1.jpg

2、 打開Supra軟件新建工程;

AGM2.jpg

圖 3.1 在Supra中新建工程

3、 選擇保持路徑及輸入工程名稱;

保存的目錄選擇D:\AGM_Project\LED_PLL,Project name的框內(nèi)輸入工程名稱:LED。然后點(diǎn)擊Save保存工程。

AGM3.jpg

圖 3.2 選擇保存位置及輸入工程名稱

點(diǎn)擊Save后,彈出的對(duì)話框點(diǎn)OK。

4、 工程轉(zhuǎn)換(Migrate);

選擇菜單: ”Tools -> Migrate” ,或者點(diǎn)擊Migrate按鈕。

AGM4.jpg

圖 3.3 菜單選擇

Target Directory:是默認(rèn)選擇當(dāng)前的工程目錄,無法修改;

Select migrate from directory:不填;

Input design name:輸入設(shè)計(jì)名稱(例如這里填入:LED);

Select device:從下拉菜單中選擇AG1280Q48;

Select ve file:不填;

Select IP file(s) :點(diǎn)擊Browse,在LED_PLL工程目錄下導(dǎo)入事先保存的inpll.ip;

(注意:1、因?yàn)樵摾淌褂昧诵酒瑑?nèi)部集成的晶振,所以需要導(dǎo)入此inpll.ip。若是不需要使用晶振,則不需要導(dǎo)入inpll.ip。

2、現(xiàn)在設(shè)的這個(gè)PLL的模塊inpll.ip,test1輸出大約37M,test2輸出62MHz,芯片不同略有不同;)

將上述信息設(shè)置完成后,如圖 3.4所示,點(diǎn)擊Next。

AGM5.png

圖 3.4 Migrate 窗口設(shè)置

5、點(diǎn)擊 Next后,出現(xiàn)如圖 3.5所示的畫面。軟件會(huì)生成一個(gè)以 LED 命名的Quartus II格式的Project文件,。下一步操作切換到Quartus II軟件中繼續(xù)進(jìn)行。

AGM6.jpg

圖 3.5 Migrate設(shè)置完成



3.2 在Quartus II中進(jìn)行HDL設(shè)計(jì)

打開Quartus II, 然后選擇Open Project…,打開上一步在Supra中建立的LED Project。

AGM7.jpg

圖 3.6 Quartus II中打開Supra建的工程

AGM8.jpg

圖 3.7 在Quartus II打開LED.qpf文件

LED的工程已經(jīng)建立好,在Quartus II中,對(duì)應(yīng)選擇的器件是EP2C70F896C8,這個(gè)不用關(guān)注,只需要在Quartus II中編寫HDL代碼,綜合等。

AGM9.jpg

圖 3.8 在Quartus II中編寫HDL代碼

HDL程序編寫完成點(diǎn)保存,然后選擇菜單欄的Processing-àStart Compilation。編譯如果提示有錯(cuò)誤,就對(duì)代碼進(jìn)行修改,直到?jīng)]有Error提示為止。

AGM10.jpg

圖 3.9 HDL程序編譯

編譯若有錯(cuò)誤,可以根據(jù)下面的報(bào)錯(cuò)提示,如”LED” is undfined( LED未聲明),故需要修改HDL代碼。

AGM010.jpg

圖 3.10 Qurtus II 錯(cuò)誤報(bào)告

在LED.v的程序代碼中,將module名稱從led修改為LED,然后點(diǎn)擊保存。以后修改原設(shè)計(jì),在Quartus II里只需執(zhí)行正常的編譯(Start Compilation)。

AGM011.jpg

圖 3.11 修改程序后,重新編譯

重新再編譯,等編譯通過后, 在Quartus II 中選擇菜單中 Tools -> Tcl Scripts...。

注意:Tcl Scripts...只需要在第一次新建工程的時(shí)候需要執(zhí)行,后續(xù)修改HDL代碼,Compile通過后,不需要再執(zhí)行Tcl Scripts...。

TCL.jpg

圖 3.12 Tcl 操作

在Tcl Scripts窗口中選 af_quartus.tcl,點(diǎn)擊 Run。

AFS.jpg

圖 3.13點(diǎn)擊 Run進(jìn)行編譯

中間會(huì)彈出命令窗口,不用理會(huì),后臺(tái)會(huì)自動(dòng)處理。

LV.jpg

圖 3.14 臨時(shí)彈出命令窗口

AG1.jpg

圖 3.15 執(zhí)行TCL操作完成后提示通過OK

如下圖,點(diǎn)擊OK。

AG2.jpg

圖 3.16 編譯成功

3.4 功能引腳分配

Quartus II 里編譯成功后,在工程目錄D:\AGM_Project\LED_PLL中,找到LED.asf 文件。

AA1.png

圖 3.17 打開工程目錄下的管腳配置文件LED.asf

該LED.asf文件可以通過記事本打開,也可以直接拖動(dòng)到Quartus II中打開。LED.asf文件初始狀態(tài)是一個(gè)空文檔,打開后是一片空白,用戶可以直接編輯管腳分配說明,(具體請(qǐng)參考芯片的管腳映射列表,確定 IO 名稱及位置),注意:PLL 的輸入時(shí)鐘必須是芯片的全局輸入時(shí)鐘管腳(AG1280Q48的是Pin_13,Pin_15,Pin_19 這三個(gè))。LED.asf的管腳指定描述如下。LED.asf文件內(nèi)容如圖 3.18所示,編輯完成后,點(diǎn)擊保存即可。

set_global_assignment -name RESERVE_ALL_UNUSED_PINS WEAK_PULL_UP

set_location_assignment PIN_13 -to clk

set_location_assignment PIN_20 -to rst

set_location_assignment PIN_1 -to test1

set_location_assignment PIN_2 -to test2

set_location_assignment PIN_44 -to led[0]

set_location_assignment PIN_45 -to led[1]

set_location_assignment PIN_46 -to led[2]

set_location_assignment PIN_48 -to led[3]

set_instance_assignment -name WEAK_PULL_UP_RESISTOR ON -to rst

注意:1、器件的引腳序號(hào),QFN48封裝的序號(hào)是從1一直到48,除了當(dāng)中的電源VCC、GND和JTAG引腳不能作為使用,其他的普通的I/O都可以分配使用。

2、CLK信號(hào)必須要通過名稱為IO Global的全局引腳接入,否則可能導(dǎo)致無法分配引腳。

3、Reset信號(hào)也建議從IO Global的全局引腳接入。

AA2.jpg

圖 3.18 編寫管腳配置文件

補(bǔ)充,AG1280Q48的引腳定義如下:

AA3.jpg

圖 3.19 AG1280Q48 PINOUT

3.5 在Supra中進(jìn)行項(xiàng)目編譯

返回Supra 中,點(diǎn)擊Next,開始進(jìn)行編譯,參數(shù)按照默認(rèn)的。如圖3.20和圖3.21所示。

AA4.png

圖3.20 點(diǎn)擊Next

AA5.png

圖3.21 保持默認(rèn)參數(shù)

參數(shù)保持默認(rèn)的,然后點(diǎn)擊Finish,軟件后臺(tái)將進(jìn)行布局布線等操作。等待軟件提示成功,如圖3.22所示。

AA6.png

圖3.22 設(shè)計(jì)編譯成功

編譯成功后,軟件將自動(dòng)生成燒寫文件,LED_hybrid.prg。

3.6 芯片燒寫

在Supra 軟件菜單欄中選Tools ---à Program,或者點(diǎn)擊Program圖標(biāo)。選中 DesignName_hybrid.prg,這里我們選擇LED_hybrid.prg,然后點(diǎn)擊Program開始程序燒寫。燒寫成功后,CDONE 管腳會(huì)變高。

審核編輯:符乾江

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1660

    文章

    22412

    瀏覽量

    636381
  • AGM
    AGM
    +關(guān)注

    關(guān)注

    0

    文章

    91

    瀏覽量

    17891
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    為什么國產(chǎn)MCU的工程生態(tài)很難統(tǒng)一?

    背景 國產(chǎn) MCU 種類多、廠商眾多,生態(tài)碎片化明顯。 主要原因 廠商 SDK 不統(tǒng)一 :API、驅(qū)動(dòng)結(jié)構(gòu)差異大 開發(fā)工具閉源 :無法統(tǒng)一配置流程 工程模板缺失 :初始化步驟、外設(shè)配置不一致 社區(qū)
    發(fā)表于 01-28 09:25

    中科億海微牽頭構(gòu)建國產(chǎn)FPGA/EDA生態(tài) 以協(xié)同創(chuàng)新破解“卡脖子”難題

    近日,中科億海微牽頭聯(lián)合上海合見工軟、復(fù)旦大學(xué)等多家國內(nèi)FPGA/EDA領(lǐng)域頭部單位,圍繞國產(chǎn)FPGA集成開發(fā)工具與國際頂尖產(chǎn)品間的技術(shù)差距,滿足億門級(jí)FPGA設(shè)計(jì)的高可靠性和
    的頭像 發(fā)表于 12-25 18:11 ?588次閱讀
    中科億海微牽頭構(gòu)建<b class='flag-5'>國產(chǎn)</b>化<b class='flag-5'>FPGA</b>/EDA生態(tài) 以協(xié)同創(chuàng)新破解“卡脖子”難題

    智多晶 SA5T-200亮點(diǎn)前瞻 國產(chǎn)FPGA顛覆性新品

    國產(chǎn) FPGA 崛起正當(dāng)時(shí);當(dāng)國外壟斷占據(jù)93%市場(chǎng)份額,當(dāng)國產(chǎn)替代成為產(chǎn)業(yè)必答題,一場(chǎng)打破 “卡脖” 困境的技術(shù)盛會(huì)即將重磅來襲! 2025 年 12 月 16 日,國產(chǎn)
    的頭像 發(fā)表于 12-15 14:44 ?6.3w次閱讀

    FPGA板下載運(yùn)行調(diào)試流程

    今天主要介紹一下整個(gè)FPGA板下載運(yùn)行調(diào)試流程。 1、首先,參考網(wǎng)址https://doc.nucleisys.com/hbirdv2/soc_peripherals/ips.html#gpio 第
    發(fā)表于 10-29 06:57

    FPGA板下載調(diào)試流程

    今天主要介紹一下整個(gè)FPGA板下載運(yùn)行調(diào)試流程。 1、首先,參考網(wǎng)址https://doc.nucleisys.com/hbirdv2/soc_peripherals/ips.html#gpio 第
    發(fā)表于 10-29 06:37

    國產(chǎn)芯生態(tài),融合創(chuàng)未來|2025全國高校國產(chǎn)FPGA產(chǎn)學(xué)研融合研討交流會(huì)圓滿舉辦

    隨著全球半導(dǎo)體產(chǎn)業(yè)快速發(fā)展,國產(chǎn)FPGA已成為推動(dòng)技術(shù)創(chuàng)新與產(chǎn)業(yè)升級(jí)的重要力量。為促進(jìn)產(chǎn)學(xué)研深度融合,近日,由深圳市紫光同創(chuàng)電子股份有限公司主辦,深圳市小眼睛科技有限公司協(xié)辦的“2025全國高校國產(chǎn)
    的頭像 發(fā)表于 08-27 15:03 ?1396次閱讀
    <b class='flag-5'>國產(chǎn)</b>芯生態(tài),融合創(chuàng)未來|2025全國高校<b class='flag-5'>國產(chǎn)</b><b class='flag-5'>FPGA</b>產(chǎn)學(xué)研融合研討交流會(huì)圓滿舉辦

    從應(yīng)用場(chǎng)景看國產(chǎn)FPGA潛力,紫光同創(chuàng)研討會(huì)武漢·北京站回顧

    領(lǐng)域的近 200 位行業(yè)專家齊聚一堂,通過主題演講《紫光同創(chuàng)器件 ALINX 工程應(yīng)用案例》及 DEMO 演示,展現(xiàn)國產(chǎn) FPGA 在工程落地的技術(shù)實(shí)力。 ? 武漢站 (ALINX工程師帶來工程應(yīng)用案例演講) 北京站 ? (ALINX工程師帶來工程應(yīng)用案例演講) ? 從應(yīng)
    的頭像 發(fā)表于 08-15 10:09 ?1021次閱讀
    從應(yīng)用場(chǎng)景看<b class='flag-5'>國產(chǎn)</b>化<b class='flag-5'>FPGA</b>潛力,紫光同創(chuàng)研討會(huì)武漢·北京站回顧

    安路科技助力FPGA產(chǎn)學(xué)研深度融合 第一屆“國產(chǎn)FPGA教育大會(huì)”在重慶圓滿落幕

    近年來,在政策驅(qū)動(dòng)、國產(chǎn)化等趨勢(shì)下,國內(nèi)對(duì)FPGA相關(guān)人才的需求激增,培養(yǎng)出具備創(chuàng)新思維、堅(jiān)實(shí)的理論基礎(chǔ)與實(shí)踐能力的人才是當(dāng)前行業(yè)發(fā)展的重要目標(biāo)之一。 作為國產(chǎn)FPGA的創(chuàng)新者,安路科
    的頭像 發(fā)表于 06-05 16:14 ?1521次閱讀

    AGM AG32VH(MCU+FPGA+PSRAM) 系列應(yīng)用指南

    前言: AGM是AG32 MCU, 可編程SoC和異構(gòu)MCU的解決方案提供商, 海振遠(yuǎn)科技可提供全系列的開發(fā)板及SDK資料,方便用戶從0開始,快速上手開發(fā)。AGM AG32 MCU和FPGA 目前
    發(fā)表于 05-29 15:44

    紫光同創(chuàng)亮相第一屆國產(chǎn)FPGA教育大會(huì)

    近日,“第一屆國產(chǎn)FPGA教育大會(huì)”在重慶成功舉辦,紫光同創(chuàng)受邀參會(huì)并分享了公司在高校國產(chǎn)FPGA生態(tài)建設(shè)方面的豐碩成果,與高校老師深入交流探討,共同推動(dòng)
    的頭像 發(fā)表于 05-29 15:24 ?1321次閱讀

    AGM AG32 MCU+FPGA 驅(qū)動(dòng)使用(四)

    前言: AGM是AG32 MCU, 可編程SoC和異構(gòu)MCU的解決方案提供商, 海振遠(yuǎn)科技可提供全系列的開發(fā)板及SDK資料,方便用戶從0開始,快速上手開發(fā)。AGM AG32 MCU和FPGA 目前
    發(fā)表于 05-20 11:53

    國產(chǎn)FPGA往事

    首先,這篇文章的后半部分,會(huì)有一個(gè)廣告:我去年和紫光同創(chuàng)原廠的技術(shù)專家寫了一本書——《國產(chǎn)FPGA權(quán)威開發(fā)指南》,我想送一些書給到熟悉的、曾經(jīng)熟悉的、或者還未熟悉的FPGA開發(fā)者同行,請(qǐng)各位開發(fā)者
    的頭像 發(fā)表于 04-14 09:53 ?815次閱讀
    <b class='flag-5'>國產(chǎn)</b><b class='flag-5'>FPGA</b>往事

    AGM30P10AP規(guī)格書

    電子發(fā)燒友網(wǎng)站提供《AGM30P10AP規(guī)格書.pdf》資料免費(fèi)下載
    發(fā)表于 03-17 18:09 ?2次下載

    AGM FPGA/MCU燒寫文件類型有哪些及用途

    AGM FPGA/MCU燒寫文件類型有哪些及用途 AGMFPGA和MCU器件,那FPGA/MCU燒寫文件類型有哪些及用途,讓我們一起梳理一
    發(fā)表于 03-14 09:54

    封裝失效分析的流程、方法及設(shè)備

    本文首先介紹了器件失效的定義、分類和失效機(jī)理的統(tǒng)計(jì),然后詳細(xì)介紹了封裝失效分析的流程、方法及設(shè)備。
    的頭像 發(fā)表于 03-13 14:45 ?2186次閱讀
    封裝失效分析的<b class='flag-5'>流程</b>、方法及設(shè)備