發(fā)現(xiàn)相位噪聲、鎖定時(shí)間或雜散問題請(qǐng)檢查鎖相環(huán)的環(huán)路濾波器帶寬
作為最重要的設(shè)計(jì)參數(shù)之一，選擇環(huán)路帶寬涉及到抖動(dòng)、相位噪聲、鎖定時(shí)間或雜散之間的平衡。適合抖動(dòng)的最優(yōu)環(huán)路帶寬BWJIT也是數(shù)據(jù)轉(zhuǎn)換器時(shí)鐘等許多時(shí)鐘應(yīng)用的最佳選擇。如果BWJIT并非最佳選擇，首先要做的仍是尋找最優(yōu)環(huán)路帶寬。
圖1中，鎖相環(huán)(PLL)與壓控振蕩器(VCO)噪聲交叉處的偏移，BWJIT（約為140kHz）通過減少曲線下方的面積來優(yōu)化抖動(dòng)。
盡管此帶寬BWJIT對(duì)抖動(dòng)而言是最優(yōu)的，但對(duì)于相位噪聲、鎖定時(shí)間或雜散卻并非如此。表1給出了環(huán)路帶寬對(duì)這些性能指標(biāo)的影響的大致參考。
| 性能指標(biāo) | 最優(yōu)帶寬 | 備注 |
| 抖動(dòng) | BWJIT | 最優(yōu)值一般為BWJIT。在低集成限制更高的一些情況下，有時(shí)較窄的環(huán)路帶寬實(shí)際上效果更好。 |
| 鎖定時(shí)間 | 無限 | VCO鎖定時(shí)間隨著環(huán)路帶寬的增加而提高，但有時(shí)會(huì)受到VCO校準(zhǔn)時(shí)間（用于集成VCO）的限制，或因VCO輸入電容等寄生電容而使帶寬無法增加。 |
| 雜散 | 0Hz | 一般而言環(huán)路帶寬越窄，雜散越好，但有時(shí)會(huì)由環(huán)路濾波器周圍來自主板或芯片上的串?dāng)_所主導(dǎo)。 |
| 相位噪聲 | 0Hz或無限 |
如果相位噪聲低于最優(yōu)抖動(dòng)帶寬，相位噪聲會(huì)隨著帶寬的變寬而增大，直到變成僅為輸入基準(zhǔn)和PLL造成的噪聲。 如果相位噪聲偏移大于最優(yōu)抖動(dòng)帶寬，相位噪聲會(huì)隨著環(huán)路帶寬的變窄而增大，直到變成僅為獨(dú)立的VCO噪聲。 |
表1：環(huán)路帶寬對(duì)關(guān)鍵參數(shù)的影響
為了說明表1，圖2中的模擬顯示了變化的環(huán)路帶寬的影響。鎖定時(shí)間與抖動(dòng)標(biāo)準(zhǔn)化指標(biāo)為圖2中從最小值增加的百分比。雜散與相位噪聲指標(biāo)為圖2中從最小值增加的分貝。
如圖1所預(yù)測，環(huán)路帶寬為140kHz左右時(shí)，最優(yōu)抖動(dòng)確實(shí)為最佳。環(huán)路帶寬超出此范圍會(huì)有利于鎖定時(shí)間和10kHz相位噪聲，但是會(huì)降低雜散和1MHz偏移的相位噪聲。
因此，選擇環(huán)路帶寬的一種較好的方法是先選擇最優(yōu)抖動(dòng)帶寬（BWJIT），然后增加帶寬提高鎖定時(shí)間或低頻偏相位噪聲，或者降低帶寬提高高頻偏相位噪聲或雜散。
選擇正確的環(huán)路帶寬遇到問題？登錄并在下方評(píng)論。
審核編輯：金巧
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請(qǐng)聯(lián)系本站處理。
舉報(bào)投訴
-
振蕩器
+關(guān)注
關(guān)注
28文章
4172瀏覽量
142893 -
噪聲
+關(guān)注
關(guān)注
13文章
1156瀏覽量
49237 -
模擬
+關(guān)注
關(guān)注
7文章
1447瀏覽量
85386
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
熱點(diǎn)推薦
Altera公司鎖相環(huán)IP核介紹
鎖相環(huán)(PLL，Phase Lock Loop)的主要作用是實(shí)現(xiàn)輸出時(shí)鐘對(duì)輸入?yún)⒖紩r(shí)鐘的相位與頻率的精確跟蹤和同步。鎖相環(huán)(PLL)的主要模塊包括相位頻率檢測
相位噪聲分析儀（相噪儀）使用與選型指南
相位噪聲分析儀功能強(qiáng)大，例如安鉑克科技APPH系列用于評(píng)估信號(hào)源（晶體振蕩器、VCO、發(fā)射器、鎖相環(huán)、頻率合成器等，范圍從 VHF 到微波頻
TLC2932A高性能鎖相環(huán)芯片詳解：設(shè)計(jì)與應(yīng)用指南
TLC2932A高性能鎖相環(huán)芯片詳解：設(shè)計(jì)與應(yīng)用指南 在電子設(shè)計(jì)領(lǐng)域，鎖相環(huán)（PLL）是一種至關(guān)重要的電路，它能夠?qū)崿F(xiàn)信號(hào)的相位同步和頻率合成，廣泛應(yīng)用于通信、雷達(dá)、儀器儀表等眾多領(lǐng)域。今天要給大家
探索TLC2933A高性能鎖相環(huán)：特性、應(yīng)用與設(shè)計(jì)要點(diǎn)
，了解其特性、工作原理及應(yīng)用中的設(shè)計(jì)要點(diǎn)。 文件下載： tlc2933a.pdf 一、TLC2933A概述 TLC2933A專為鎖相環(huán)系統(tǒng)設(shè)計(jì)，主要由電壓控制振蕩器（VCO）和邊緣觸發(fā)型相位頻率檢測
?CDCVF2510 3.3V鎖相環(huán)時(shí)鐘驅(qū)動(dòng)器技術(shù)文檔總結(jié)
該CDCVF2510是一款高性能、低偏斜、低抖動(dòng)、鎖相環(huán) （PLL） 時(shí)鐘驅(qū)動(dòng)器。它使用鎖相環(huán) （PLL） 將反饋 （FBOUT） 輸出與時(shí)鐘 （CLK） 輸入信號(hào)在頻率和相位上精確對(duì)
?CDC516 3.3V相位鎖定環(huán)時(shí)鐘驅(qū)動(dòng)器技術(shù)文檔總結(jié)
CDC516 是一款高性能、低偏斜、低抖動(dòng)、鎖相環(huán)時(shí)鐘驅(qū)動(dòng)器。它使用鎖相環(huán) （PLL） 將反饋輸出 （FBOUT） 與時(shí)鐘 （CLK） 輸入信號(hào)在頻率和相位上精確對(duì)齊。它專為與同步 D
?LMX2487E 高性能雙鎖相環(huán)頻率合成器技術(shù)文檔摘要
晶圓加工中的溫度和變化。LMX2487E Δ-Σ 調(diào)制器是可編程的 高達(dá)四階，允許設(shè)計(jì)人員選擇最佳調(diào)制器階數(shù)以適應(yīng) 系統(tǒng)的相位噪聲、雜
基于鎖相環(huán)的無軸承同步磁阻電機(jī)無速度傳感器檢測技術(shù)
使用場合。為實(shí)現(xiàn)無軸承同步磁阻電機(jī)高速超高速、低成本、實(shí)用化運(yùn)行，提出了一種基于鎖相環(huán)法的無速度傳感自檢測技術(shù)。通過應(yīng)用鎖相環(huán)原理，設(shè)計(jì)出無軸承同步磁阻電機(jī)無速度傳感器，并基于 Matlab
發(fā)表于 07-29 16:22
高壓放大器在鎖相環(huán)穩(wěn)定重復(fù)頻率研究中的應(yīng)用
頻率的鎖相環(huán)理論和關(guān)鍵器件，以及結(jié)果分析。 測試設(shè)備： 高壓放大器、光電探測器、低通濾波器、比例積分控制器、PZT等。 圖1：穩(wěn)定重復(fù)頻率的鎖相環(huán)
Analog Devices Inc. ADF4382x小數(shù)N分頻鎖相環(huán) (PLL)數(shù)據(jù)手冊(cè)
Analog Devices ADF4382x小數(shù)N分頻鎖相環(huán) (PLL) 是一款高性能、超低抖動(dòng)、小數(shù)N分頻鎖相環(huán) (PLL)。它集成了壓控振蕩器 (VCO)，是5G或數(shù)據(jù)轉(zhuǎn)換器時(shí)鐘
ADF4151小數(shù)N/整數(shù)N分頻PLL頻率合成器技術(shù)手冊(cè)
= (INT + (FRAC/MOD))]。RF輸出相位可通過編程設(shè)置，適合要求輸出與基準(zhǔn)之間存在特定相位關(guān)系的應(yīng)用。ADF4151還具有周跳減少電路，可進(jìn)一步縮短鎖定時(shí)間，而無需修改環(huán)路
MAX2870 23.5MHz至6000MHz分?jǐn)?shù)/整數(shù)N分頻合成器/VCO技術(shù)手冊(cè)
MAX2870為超寬頻帶鎖相環(huán)(PLL)，集成壓控振蕩器(VCO)，能夠工作在整數(shù)和分?jǐn)?shù)N分頻模式。配合外部參考時(shí)鐘振蕩器和環(huán)路濾波器，MA
MAX2880 250MHz-12.4GHz、高性能、分?jǐn)?shù)/整數(shù)型N分頻PLL技術(shù)手冊(cè)
MAX2880為高性能鎖相環(huán)(PLL)，提供整數(shù)或分?jǐn)?shù)N分頻工作模式。器件配合外部參考時(shí)鐘振蕩器、環(huán)路濾波器和VCO，可以構(gòu)成超低噪聲、低
MAX2871 23.5MHz至6000MHz小數(shù)/整數(shù)N分頻頻率合成器/VCO技術(shù)手冊(cè)
MAX2871是一款超寬帶鎖相環(huán)(PLL)，集成壓控振蕩器(VCO)，可在整數(shù)N分頻和小數(shù)N分頻模式下工作。與外部基準(zhǔn)振蕩器和環(huán)路濾波器結(jié)合
鎖相環(huán)(PLL)電路設(shè)計(jì)與應(yīng)用（全9章）
內(nèi)容介紹本文檔主要介紹鎖相環(huán)(PLL)電路的設(shè)計(jì)與應(yīng)用，內(nèi)容包括PLL工作原理與電路構(gòu)成、PLL電路的傳輸特性、PLL電路中環(huán)路濾波器的設(shè)計(jì)方法、PLL電路的測試與評(píng)價(jià)方法、PLL特性改善技術(shù)
發(fā)表于 04-18 15:34
工商網(wǎng)監(jiān)
評(píng)論