未來已來，只是尚未流行。

EDA，三個簡單字母卻代表著解決芯片設(shè)計重重障礙的底層技術(shù)，一端連接著創(chuàng)新嚴謹?shù)男酒_發(fā)者，另一端則連接著日新月異的數(shù)字世界。

當我們在談?wù)揈DA時，我們在談?wù)撌裁?/p>

在EDA出現(xiàn)之前，開發(fā)者必須手工完成集成電路的設(shè)計、布線等工作，而后工業(yè)界開始使用幾何學方法來制造用于電路光繪的膠帶。從20世紀60年代中期開始，業(yè)界先后出現(xiàn)包括通過幾何軟件生成單色曝光圖像圖形化工具，第一個自動化的電路布局和布線工具，這些工具奏響了EDA發(fā)展的序曲。1970年代中期起，開發(fā)人員嘗試將整個設(shè)計過程自動化，而不僅僅滿足于自動完成掩膜草圖。而從80年代開始，隨著VHDL、Verilog、以及仿真器的出現(xiàn)，芯片設(shè)計仿真和可執(zhí)行的設(shè)計有了其規(guī)范化的硬件描述語言和標準。

1986年，Aart de Geus博士發(fā)明了自己的邏輯綜合技術(shù)，以取代手動化設(shè)計過程。利用這種新工具，可以在幾分鐘或幾小時內(nèi)完成以前需要數(shù)周才能完成的設(shè)計工作，而且成果更佳，這“徹底改變了數(shù)字設(shè)計的概念”。

EDA工具讓芯片功能開發(fā)與具體物理實現(xiàn)逐漸剝離開，芯片架構(gòu)師與數(shù)字電路設(shè)計工程師不再需要關(guān)注晶體管在物理實現(xiàn)時的很多細節(jié)。單元庫、硬件描述語言和硅IP的出現(xiàn)，讓工程師可以用抽象化的高級語言設(shè)計芯片，通過邏輯綜合工具把抽象化設(shè)計轉(zhuǎn)換成實際的邏輯電路連接組合。這直接加速了芯片開發(fā)的進程，使大規(guī)模芯片開發(fā)變?yōu)榭赡?，讓人類有機會設(shè)計出包含數(shù)百億個晶體管的復雜芯片。

邏輯綜合：劃時代的EDA工具

邏輯綜合對于EDA設(shè)計領(lǐng)域來說是一個偉大的成就，能夠把描述RTL級的HDL語言翻譯成GTECH，然后再優(yōu)化和映射成工藝相關(guān)的門級網(wǎng)表，作為輸入給自動布局布線工具生成GDSII文件用于芯片制造。例如，1986年推出的邏輯綜合工具Design Compiler，得到全球幾乎所有的芯片供應(yīng)商、IP供應(yīng)商和庫供應(yīng)商的支持和應(yīng)用，到九十年代中期，Design Compiler已經(jīng)成為RTL邏輯綜合的事實標準，讓開發(fā)者的生產(chǎn)力提高至10倍。

Design Compiler作為業(yè)界歷史最悠久的設(shè)計實現(xiàn)工具，經(jīng)過30年的不斷發(fā)展和技術(shù)積累，該邏輯綜合工具提供最可靠設(shè)計實現(xiàn)優(yōu)化和性能結(jié)果，是目前業(yè)界使用最為廣泛的ASIC設(shè)計實現(xiàn)工具，為當今極度復雜的前沿設(shè)計提供了有力支持，能夠滿足了諸如人工智能（AI）、云計算、5G和自動駕駛等半導體市場對更小體積、更高性能、更低功耗的芯片需求，以及對研發(fā)周期越來越高的要求。

EDA公司并未止步于一時的技術(shù)領(lǐng)先，而是前瞻性地預(yù)判到行業(yè)未來的發(fā)展趨勢和市場需求，持續(xù)對邏輯綜合工具進行研發(fā)投資，帶來一次次突破性的創(chuàng)新綜合技術(shù)。例如加入物理綜合，即在綜合前加入版圖的布局規(guī)劃信息，然后調(diào)用庫信息和約束條件，生成帶有布局信息的門級設(shè)計結(jié)果，進一步提高了綜合與布局布線結(jié)果的相關(guān)一致性，不僅可以更精準地估算連線延時，還可以預(yù)測布線擁堵情況并進行相應(yīng)優(yōu)化。

摩爾定律放緩，EDA的“破局之道”

隨著摩爾定律放緩，半導體產(chǎn)業(yè)開始采用新架構(gòu)，硬件層面出現(xiàn)一些根本的變化。單個巨大芯片的設(shè)計方法開始由多個芯片取代，其中每個芯片都有特定的作用，并使用非常密集的全新集成技術(shù)封裝到一起。

在這個半導體設(shè)計的新時代，摩爾定律推動規(guī)模復雜性不斷提高，而且各種技術(shù)全面融合在單個包裝內(nèi)提高了系統(tǒng)復雜性。Aart de Geus博士將半導體增長的這個新階段定義為SysMoore時代。SysMoore融合了摩爾定律的持續(xù)優(yōu)勢和系統(tǒng)性集成的新優(yōu)勢。面對新時代的復雜挑戰(zhàn)，EDA工具從硅片層面、器件層面、芯片層面、系統(tǒng)層面、軟件層面都開展關(guān)鍵創(chuàng)新，旨在實現(xiàn)更高的設(shè)計效率，提供更有競爭力的產(chǎn)品。

當下， EDA工具進入2.0時代，其未來的發(fā)展著重在兩個大的方向，一是應(yīng)用目前豐富的算力，提高并行和分布式處理能力，提升設(shè)計效率；二是更多的應(yīng)用AI技術(shù)，促進設(shè)計的探索自動化，減少可替代的人工努力，解放工程師資源到更具創(chuàng)造性的工作。

“易用”與“強大”的拉鋸戰(zhàn)

數(shù)字時代，瞬息萬變。人工智能、汽車電子、5G等全新技術(shù)與應(yīng)用對高質(zhì)量芯片需求激增，不斷推動集成電路產(chǎn)業(yè)的創(chuàng)新與壯大。同時，汽車、超大規(guī)模數(shù)據(jù)中心等領(lǐng)域的大型系統(tǒng)級公司正紛紛將芯片研發(fā)納入公司整體業(yè)務(wù)和差異化戰(zhàn)略，試圖在時代的浪潮中分得一杯羹。

芯片應(yīng)用范圍隨之不斷擴展，不同設(shè)計需求將長期共存。對此，新思科技全球資深副總裁葛群兼中國董事長提出，要為開發(fā)者提供像“美圖秀秀”和“Photoshop”一樣不同類型的集成電路設(shè)計工具，以滿足更多元化的工程需求。家電等終端產(chǎn)品所使用的芯片功能簡單，性能要求也不高，相對簡單的“美圖秀秀”便可滿足其設(shè)計需求；而像CPU、GPU等追求極致功能SoC，集成度要求則越來越高，需要最先進的工藝，則需要更為專業(yè)的“Photoshop”。

同時，由于數(shù)字社會中芯片的需求量激增，未來使用“美圖秀秀”類EDA工具進行芯片設(shè)計的場景會更多，市場潛力也會更大。因此，使芯片設(shè)計變得像用“美圖秀秀”做圖一樣簡單，而不是維持在原來只有少數(shù)人才能掌握的專業(yè)“Photoshop”是半導體技術(shù)發(fā)展的前景，亦是新思一直以來的期待。

未來不是一場零和博弈

一般一款芯片的設(shè)計周期是一至兩年，而一個EDA點工具的開發(fā)周期就需要3年，平臺型工具更至少需要5年的開發(fā)時間。國際領(lǐng)先EDA公司的發(fā)展歷程無不例外，都是從點工具入場，通過長期研發(fā)投入和不斷并購，歷時30多年新思才構(gòu)建起了如今陣列完整的EDA工具庫。這對于我們中國EDA的本土化發(fā)展頗具借鑒意義——先從單個點工具切入，再循序漸進到整個套件和平臺。這不可能一蹴而就，必然是一個漸進的過程。

在當前國內(nèi)國際雙循環(huán)相互促進的新發(fā)展格局下，國際領(lǐng)先EDA公司在多數(shù)場景中都將是本土EDA廠商的合作伙伴，而非競爭對手。在本土公司尚不能構(gòu)建起完整芯片開發(fā)環(huán)境前，本土供應(yīng)鏈更可行的方式是與國際化頭部企業(yè)加強合作，利用新興的人工智能和云計算的技術(shù)，結(jié)合當前EDA頭部企業(yè)的優(yōu)勢產(chǎn)品，發(fā)揮本土公司特色，為中國芯片行業(yè)發(fā)展鋪平道路。

作為數(shù)字經(jīng)濟的“底座科技”，EDA從最初作為輸入與仿真的工具確保芯片的正確設(shè)計、到通過優(yōu)化與映射確保芯片設(shè)計的最佳性能、再到如今不斷提升自主化和智能化來引領(lǐng)芯片設(shè)計，正通過自身的不斷演進和迭代升級，為數(shù)字經(jīng)濟時代提供源源不斷的動力。

原文標題：當我們在談?wù)摂?shù)字經(jīng)濟，我們在談?wù)揈DA

文章出處：【微信公眾號：新思科技】歡迎添加關(guān)注！文章轉(zhuǎn)載請注明出處。