91欧美超碰AV自拍|国产成年人性爱视频免费看|亚洲 日韩 欧美一厂二区入|人人看人人爽人人操aV|丝袜美腿视频一区二区在线看|人人操人人爽人人爱|婷婷五月天超碰|97色色欧美亚州A√|另类A√无码精品一级av|欧美特级日韩特级

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Xilinx FPGA平臺(tái)GTX簡(jiǎn)易使用教程(四)

C29F_xilinx_inc ? 來(lái)源:賽靈思 ? 作者:賽靈思 ? 2022-03-01 17:33 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

干貨來(lái)了,GTX核配置,搬磚全靠它~~

前言

作為一名初學(xué)者,也曾被GTX一堆信號(hào)搞得頭暈?zāi)X脹,在學(xué)習(xí)了各位大佬的文章后,結(jié)合自己的理解和實(shí)踐,整理這一系列快速上手的GTX使用教程。

為了快速上手,本文使用了“丐版”配置 = =||

一、GTX IP核配置界面

首先,在IP Catalog中輸入“gt”,進(jìn)入GTX的IP核配置界面。

①ibert :基礎(chǔ)知識(shí)部分曾介紹過(guò),是用于測(cè)試通道通信質(zhì)量的輔助IP。

②GT,是它是它就是它~ GTP/GTX/GTH 都是它~

Xilinx FPGA平臺(tái)GTX簡(jiǎn)易使用教程(四)

1.1第一頁(yè)配置

①自定義名稱

②GT類型:A7只能選GTP;K7是GTX;V7既有GTX也有GTH

③共享邏輯選項(xiàng):一般選擇放在example design中,這樣設(shè)計(jì)更靈活。

Xilinx FPGA平臺(tái)GTX簡(jiǎn)易使用教程(四)

1.2第二頁(yè)配置

①協(xié)議:支持sata,aurora,hdmi等等;“丐版”配置,我們默認(rèn)Start from scratch“白手起家”~

②發(fā)送端TX:Line Rate:根據(jù)需要選擇,但是必須在器件支持的范圍內(nèi);參考時(shí)鐘:根據(jù)硬件板子決定;

③接收端RX:同發(fā)送端,但是可以配置成不一樣,GTX是全雙工的,甚至可以關(guān)閉發(fā)送 □TX off 或者關(guān)閉接收□RX off;

④選擇CPLL還是QPLL,注意CPLL最高只支持6.xGbps,超過(guò)了就必須使用QPLL(軟件會(huì)默認(rèn)強(qiáng)制使用)

Xilinx FPGA平臺(tái)GTX簡(jiǎn)易使用教程(四)

1.3第三頁(yè)配置

①TX端:

外部數(shù)據(jù)位寬:就是我們邏輯并行數(shù)據(jù)的位寬,對(duì)于核來(lái)講就是外部數(shù)據(jù),我們這里選32。

編碼方式:一般選擇8B/10B編碼

內(nèi)部數(shù)據(jù)位寬:核內(nèi)部的數(shù)據(jù)位寬,這個(gè)設(shè)置會(huì)影響TXUSRCLK和TXUSRCLK2的比率關(guān)系。我們這里選40。

②RX端: 一般與TX端保持一致,GTX是全雙工,支持不一樣的配置。

③系統(tǒng)時(shí)鐘(DRP時(shí)鐘):根據(jù)實(shí)際選擇

Xilinx FPGA平臺(tái)GTX簡(jiǎn)易使用教程(四)

其他:“丐版”通通不配置,但是我們還是介紹一下選項(xiàng):

Xilinx FPGA平臺(tái)GTX簡(jiǎn)易使用教程(四)

1.4第四頁(yè)配置

①: 一般選用K28.5,對(duì)應(yīng)過(guò)來(lái)就是0xBC。

②: 對(duì)齊方式,因?yàn)槲覀冞x擇的數(shù)據(jù)位寬是32bit,所有這里選擇4字節(jié)對(duì)齊。

其他的都不用選,畢竟“丐版”~

Xilinx FPGA平臺(tái)GTX簡(jiǎn)易使用教程(四)

1.5第五頁(yè)配置

PCIe,我們用不上,不選擇,不使能。

1.6第六頁(yè)配置

通道綁定,我們也不使用。不選擇。

1.7第七頁(yè)總結(jié)

①:是我們剛剛配置選擇的信息:線速、參考時(shí)鐘、編碼方式,位寬等;

②:注意兩個(gè)時(shí)鐘TXUSRCLK 、 TXUSRCLK2,怎么來(lái)的呢?

TXUSRCLK = 78.125Mhz怎么計(jì)算來(lái)的呢?

TXUSRCLK 與 TXUSRCLK2有一定的比率關(guān)系,具體內(nèi)容請(qǐng)看系列文章(2)GTX時(shí)鐘篇

Xilinx FPGA平臺(tái)GTX簡(jiǎn)易使用教程(四)

檢查沒有問(wèn)題,就點(diǎn)擊OK,生成GTX。

二、GTX 接口信號(hào)介紹

2.1 TX端口

Xilinx FPGA平臺(tái)GTX簡(jiǎn)易使用教程(四)

TX端口屬性:

Xilinx FPGA平臺(tái)GTX簡(jiǎn)易使用教程(四)

2.2 RX端口

Xilinx FPGA平臺(tái)GTX簡(jiǎn)易使用教程(四)

RX端口屬性:

Xilinx FPGA平臺(tái)GTX簡(jiǎn)易使用教程(四)

后記

是不是還是挺簡(jiǎn)單的,下一篇我們將用最簡(jiǎn)單的姿勢(shì)將GTX用起來(lái)~

審核編輯:湯梓紅

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1660

    文章

    22412

    瀏覽量

    636303
  • 測(cè)試
    +關(guān)注

    關(guān)注

    9

    文章

    6203

    瀏覽量

    131357
  • Xilinx
    +關(guān)注

    關(guān)注

    73

    文章

    2200

    瀏覽量

    131137
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    基于4片DSP6678+FPGA KU115 的VPX高速信號(hào)處理平臺(tái)

    板卡基于標(biāo)準(zhǔn)6U VPX架構(gòu),板載一片Xilinx FPGA XCKU115-2FLVF1924I和片 TI 多核DSP TMS320C6678,每個(gè)DSP有配有2GB的儲(chǔ)存空間,該板卡可以通過(guò)
    發(fā)表于 03-06 14:58

    基于XILINX Vivado平臺(tái)GTX收發(fā)器的開發(fā)

    此選項(xiàng)根據(jù)你所用的FPGA型號(hào)確定GT類型,我所用的是7k325t系列,故GT類型為GTX。
    的頭像 發(fā)表于 03-03 14:46 ?3720次閱讀
    基于<b class='flag-5'>XILINX</b> Vivado<b class='flag-5'>平臺(tái)</b>的<b class='flag-5'>GTX</b>收發(fā)器的開發(fā)

    Xilinx FPGA中IDELAYCTRL參考時(shí)鐘控制模塊的使用

    IDELAYCTRL 是 Xilinx FPGA(特別是支持高速 I/O 的系列,如 Virtex-5/6/7、Kintex-7、Artix-7、Spartan-6/7 等)中用于管理和校準(zhǔn)輸入延遲模塊(IDELAYE2/IDELAYE3)的必須存在的參考時(shí)鐘控制模塊。
    的頭像 發(fā)表于 02-26 14:41 ?2703次閱讀

    使用Xilinx 7系列FPGA位乘法器設(shè)計(jì)

    (Shinshu University)研究團(tuán)隊(duì)的最新設(shè)計(jì)中,一個(gè)專為 Xilinx 7 系列 FPGA 量身打造的 4 位乘法器使用了僅 11 個(gè) LUT + 2 個(gè) CARRY4 塊,關(guān)鍵路徑延遲達(dá)到 2.75 ns。這是一次令人印象深刻的工藝優(yōu)化實(shí)踐。
    的頭像 發(fā)表于 11-17 09:49 ?3467次閱讀
    使用<b class='flag-5'>Xilinx</b> 7系列<b class='flag-5'>FPGA</b>的<b class='flag-5'>四</b>位乘法器設(shè)計(jì)

    Xilinx FPGA串行通信協(xié)議介紹

    Xilinx FPGA因其高性能和低延遲,常用于串行通信接口設(shè)計(jì)。本文深入分析了Aurora、PCI Express和Serial RapidIO這三種在Xilinx系統(tǒng)設(shè)計(jì)中關(guān)鍵的串行通信協(xié)議。介紹了它們的特性、優(yōu)勢(shì)和應(yīng)用場(chǎng)景
    的頭像 發(fā)表于 11-14 15:02 ?2533次閱讀
    <b class='flag-5'>Xilinx</b> <b class='flag-5'>FPGA</b>串行通信協(xié)議介紹

    請(qǐng)問(wèn)如何將蜂鳥E203移植到Xilinx NEXYS A7 FPGA 開發(fā)板上?

    如何將蜂鳥E203移植到Xilinx NEXYS A7 FPGA 開發(fā)板上?有參考教程嗎?小白求教 主要是引腳分配,我這邊有移植到Xilinx Artix-7 系列XC7A100T-fgg484的案
    發(fā)表于 11-11 07:44

    【VPX650 】青翼凌云科技基于 VPX 系統(tǒng)架構(gòu)的 VU13P FPGA+ZYNQ SOC 超寬帶信號(hào)處理平臺(tái)

    VPX650 是一款基于 6U VPX 系統(tǒng)架構(gòu)的 VU13P FPGA + XC7Z100 SOC 超寬帶信號(hào)處理平臺(tái),該平臺(tái)采用一片 Xilinx 的 Virtex Ultra
    的頭像 發(fā)表于 10-16 10:48 ?638次閱讀
    【VPX650 】青翼凌云科技基于 VPX 系統(tǒng)架構(gòu)的 VU13P <b class='flag-5'>FPGA</b>+ZYNQ SOC 超寬帶信號(hào)處理<b class='flag-5'>平臺(tái)</b>

    【 VPX638】青翼凌云科技基于KU115 FPGA+C6678 DSP的6U VPX雙FMC接口通用信號(hào)處理平臺(tái)

    VPX638是一款基于KU115 FPGA + C6678 DSP的6U VPX雙FMC接口通用信號(hào)處理平臺(tái),該平臺(tái)采用一片Xilinx的Kintex UltraScale系列
    的頭像 發(fā)表于 09-01 13:42 ?711次閱讀
    【 VPX638】青翼凌云科技基于KU115 <b class='flag-5'>FPGA</b>+C6678 DSP的6U VPX雙FMC接口通用信號(hào)處理<b class='flag-5'>平臺(tái)</b>

    一文詳解xilinx 7系列FPGA配置技巧

    本文旨在通過(guò)講解不同模式的原理圖連接方式,進(jìn)而配置用到引腳的含義(手冊(cè)上相關(guān)引腳含義有、五頁(yè),通過(guò)本文理解基本上能夠記住所有引腳含義以及使用場(chǎng)景),熟悉xilinx 7系列配置流程,以及設(shè)計(jì)原理圖時(shí)需要注意的一些事項(xiàng),比如flash與
    的頭像 發(fā)表于 08-30 14:35 ?1.1w次閱讀
    一文詳解<b class='flag-5'>xilinx</b> 7系列<b class='flag-5'>FPGA</b>配置技巧

    【TES807】青翼凌云科技基于 XCKU115 FPGA 的雙 FMC 接口萬(wàn)兆光纖傳輸信號(hào)處理平臺(tái)

    TES807 是一款基于千兆或者萬(wàn)兆以太網(wǎng)傳輸?shù)碾p FMC 接口信 號(hào)處理平臺(tái)。該平臺(tái)采用 XILINX 的 Kintex UltraSacle 系列 FPGA:XCKU115-2FL
    的頭像 發(fā)表于 08-29 15:57 ?525次閱讀
    【TES807】青翼凌云科技基于 XCKU115 <b class='flag-5'>FPGA</b> 的雙 FMC 接口萬(wàn)兆光纖傳輸信號(hào)處理<b class='flag-5'>平臺(tái)</b>

    上汽大眾ID.3 GTX套件款重磅上市

    近日,上汽大眾以“ONLY ID.”為主題,與100名ID.車主歡聚廣州,“共創(chuàng)”第屆ID.Festival。本屆ID.Festival迎來(lái)備受期待的ID.3 GTX套件款上市,并同步發(fā)布ID.3 GTX套件款官改概念車,領(lǐng)航
    的頭像 發(fā)表于 06-17 15:03 ?967次閱讀

    基于AD9613與Xilinx MPSoC平臺(tái)的高速AD/DA案例分享

    本文主要介紹基于Xilinx UltraScale+MPSoC XCZU7EV的高速AD采集與高速DA輸出案例
    的頭像 發(fā)表于 06-03 14:22 ?895次閱讀
    基于AD9613與<b class='flag-5'>Xilinx</b> MPSoC<b class='flag-5'>平臺(tái)</b>的高速AD/DA案例分享

    XILINX XCZU67DR FPGA完整原理圖

    電子發(fā)燒友網(wǎng)站提供《XILINX XCZU67DR FPGA完整原理圖.pdf》資料免費(fèi)下載
    發(fā)表于 05-30 15:29 ?26次下載

    gtx是光纖嗎

    ”,主要面向高端游戲玩家和追求高性能的用戶。GTX顯卡支持最新的圖形處理技術(shù),如DirectX 12、HDR等,能夠?yàn)橥婕規(guī)?lái)流暢的游戲體驗(yàn)和高品質(zhì)的圖像效果。 GTX在高速收發(fā)器領(lǐng)域的定義: 在FPGA(現(xiàn)場(chǎng)可編程門陣列)等高
    的頭像 發(fā)表于 05-08 10:37 ?1793次閱讀

    詳解Xilinx的10G PCS PMA IP

    如果要在XilinxFPGA上使用萬(wàn)兆以太網(wǎng)通信,大致有三種方法構(gòu)建協(xié)議棧。第一種使用GTX等Serdes作為底層的PHY,上層通過(guò)HDL實(shí)現(xiàn)構(gòu)建MAC和IP層,這種方式難度會(huì)比較大,底層需要完成PHY層的設(shè)計(jì),最終我想通過(guò)這
    的頭像 發(fā)表于 04-18 15:16 ?1984次閱讀
    詳解<b class='flag-5'>Xilinx</b>的10G PCS PMA IP