1、綜合-優(yōu)化資源

當(dāng)選擇為none,綜合器優(yōu)化的最少,當(dāng)選擇為full時(shí),綜合器優(yōu)化的最多,選擇rebuilt時(shí),工具自動選擇一個折中的方案,對當(dāng)前工程做優(yōu)化。如果在rebuilt的選項(xiàng)不希望一些信號被優(yōu)化,則可以調(diào)用原語進(jìn)行約束。
對于模塊,想保留該模塊的層次結(jié)構(gòu)
(* keep_hierarchy=“yes” )
對于信號,在實(shí)際使用中,最好作用于寄存器,有的wire即使約束,也會被優(yōu)化。
( keep=“true” )
2、綜合-資源共享

當(dāng)選擇為on時(shí),使能資源共享,當(dāng)選擇為off時(shí),關(guān)閉資源共享,當(dāng)選擇為auto時(shí),綜合器會根據(jù)時(shí)序的余量自動選擇是否啟動資源共享。
注意,此此選項(xiàng)只對當(dāng)前代碼中加減乘有影響。
3、綜合-扇出限制

默認(rèn)是10000,這只是一個籠統(tǒng)的全局設(shè)置,對復(fù)位無效。
對于單一信號的扇出約束,使用約束
( max_fanout= *)
4、狀態(tài)機(jī)的編碼方式

當(dāng)選擇為auto時(shí),綜合器會根據(jù)當(dāng)前的代碼,自動選擇最有的編碼方式。
審核編輯:湯梓紅
-
Vivado
+關(guān)注
關(guān)注
19文章
857瀏覽量
71126
發(fā)布評論請先 登錄
通過vivado HLS設(shè)計(jì)一個FIR低通濾波器
蜂鳥E203 ARTY綜合時(shí)出現(xiàn)的unconnected問題怎么解決?
開源RISC-V處理器(蜂鳥E203)學(xué)習(xí)(二)修改FPGA綜合環(huán)境(移植到自己的Xilinx FPGA板卡)
vivado時(shí)序分析相關(guān)經(jīng)驗(yàn)
Windows系統(tǒng)下用vivado將電路燒寫到MCU200T板載FLASH的方法
關(guān)于綜合保持時(shí)間約束不滿足的問題
vcs和vivado聯(lián)合仿真
FPGA開發(fā)板vivado綜合、下載程序問題匯總
Vivado浮點(diǎn)數(shù)IP核的一些設(shè)置注意點(diǎn)
vivado仿真時(shí)GSR信號的影響
Vivado無法選中開發(fā)板的常見原因及解決方法
關(guān)于交流負(fù)載模式中的CF值設(shè)置(下)
如何使用One Spin檢查AMD Vivado Design Suite Synth的結(jié)果
一文詳解Vivado時(shí)序約束
關(guān)于Vivado綜合設(shè)置使用總結(jié)
評論