隨著5G、人工智能、物聯(lián)網(wǎng)、汽車電子等新興應(yīng)用的崛起，ADC作為信號(hào)鏈核心的地位仍在提升。距離我們上一次挖掘ADC新品，已經(jīng)過(guò)去了不少時(shí)日。每一次行業(yè)內(nèi)新的ADC產(chǎn)品發(fā)布都能帶給我們不少的驚喜，這一次也不會(huì)例外。

ADI ADC新品AD4134

AD4134，一款24位的4通道同步采樣無(wú)混疊ADC，主要針對(duì)航空航天、醫(yī)療設(shè)備、工業(yè)自動(dòng)化以及儀器儀表測(cè)量領(lǐng)域應(yīng)用開(kāi)發(fā)。該新品最大的特點(diǎn)就是能有效抑制ADC混疊頻帶附近的信號(hào)。

（圖源：ADI）

首先看看它的抗混疊能力。AD4134采用了連續(xù)時(shí)間Σ-Δ（CTSD）調(diào)制方案，消除了一般設(shè)計(jì)里所需的位于Σ-Δ調(diào)制器之前的開(kāi)關(guān)電容電路采樣，放寬了對(duì)ADC輸入驅(qū)動(dòng)的要求。CTSD架構(gòu)本身就能抑制ADC混疊頻帶附近的信號(hào)，并且不需要復(fù)雜的外部抗混疊濾波器。在AD4134高性能模式下，抗混疊抑制典型值高達(dá)102.5dB。

高抗混疊之外，它的其他關(guān)鍵性能也是毫無(wú)爭(zhēng)議的行業(yè)一流。其失調(diào)誤差漂移不超過(guò)0.9 μV/C，增益漂移不超過(guò)2ppm/℃，積分非線性為2ppm，在1kHZ的輸入信號(hào)音下總諧波失真典型值為-120dB。這些特性使得系統(tǒng)性性能得到了大幅改善，在溫度、壓力、振動(dòng)、沖擊等各類傳感器中都能發(fā)揮出出色的實(shí)力。

在AD4134的四個(gè)通道中，每個(gè)通道均有CTSD調(diào)制器和數(shù)字抽取與濾波路徑，能同時(shí)對(duì)四個(gè)獨(dú)立的信號(hào)源采樣。每個(gè)信號(hào)測(cè)量支持391.5 kHz的最大輸入帶寬，四個(gè)信號(hào)測(cè)量之間實(shí)現(xiàn)了嚴(yán)密的相位匹配。

AD4134集成了異步采樣速率轉(zhuǎn)換器，能利用插值和重采樣技術(shù)精準(zhǔn)地控制抽取率，進(jìn)而控制ODR。AD4134支持從0.01 kSPS到1496 kSPS的寬范圍ODR頻率，調(diào)整分辨率小于0.01 SPS。異步采樣速率轉(zhuǎn)換器不再需要將數(shù)字后端的高頻低抖動(dòng)主時(shí)鐘路由到各ADC，因此可簡(jiǎn)化中等帶寬數(shù)據(jù)采集系統(tǒng)的時(shí)鐘分配要求。

AD4134還支持靈活且獨(dú)立的數(shù)據(jù)接口，既可充當(dāng)總線主機(jī)，也可充當(dāng)從機(jī)，具有各種時(shí)鐘選項(xiàng)，支持多種通信總線協(xié)議。而在封裝上，器件采用8 mm×8 mm、56引腳引線框架芯片級(jí)封裝。

TI ADC新品ADS7067

在推出了幾款汽車類應(yīng)用的同步采樣ADC后，這一次TI最新推出的ADS7067是具有GPIO和SPI的八通道16位SAR ADC。

（圖源：TI）

該ADC在保證了一流的同類產(chǎn)品性能的前提下，大幅減少了外部組件，對(duì)減小系統(tǒng)整體的尺寸有相當(dāng)大的助力。ADS7067具有集成的無(wú)電容基準(zhǔn)和基準(zhǔn)緩沖器，因此無(wú)需較多的外部組件，其本身也只有1.62mm×1.62mm，可以大幅減小整體解決方案尺寸。

ADS7067本身也具備出色的交/直流性能，90dB的SNR，-100dB的THD，800kSPS的采樣率能做到無(wú)延遲輸出，同時(shí)在內(nèi)部改善了失調(diào)電壓和漂移。內(nèi)置的失調(diào)電壓校準(zhǔn)功能，可在系統(tǒng)的寬工作范圍內(nèi)提高精度，可編程均值濾波器可實(shí)現(xiàn)更高的分辨率測(cè)量。ADS7067 的八個(gè)通道可以單獨(dú)配置為模擬輸入、數(shù)字輸入或數(shù)字輸出，以實(shí)現(xiàn)更小的系統(tǒng)尺寸，并簡(jiǎn)化混合信號(hào)反饋和數(shù)字控制的電路設(shè)計(jì)。

ADS7067具備增強(qiáng)型的SPI數(shù)字接口，擁有60MHz的高速，能夠支持器件以較低的時(shí)鐘速度實(shí)現(xiàn)高數(shù)據(jù)吞吐量。這種配置進(jìn)一步簡(jiǎn)化了整個(gè)器件的布局并能降低成本。晶圓級(jí)芯片封裝讓這個(gè)新ADC能適應(yīng)任何空間受限的應(yīng)用。

小結(jié)

這兩款新品一個(gè)顯著抑制ADC混疊，一個(gè)大幅降低系統(tǒng)尺寸，反映出了ADC這個(gè)核心器件的發(fā)展方向，如何在大幅提高數(shù)據(jù)吞吐量和帶寬的同時(shí)盡可能減小功耗和尺寸，是每一個(gè)ADC廠商都在攻克的課題。