在過去的 3 或 4 年中，半導體行業(yè)發(fā)生了巨大變化。大約在 1980 年左右，一些較大的半導體公司進行了強烈的垂直整合，不僅設計和制造了他們的產品，甚至還制造了自己的加工設備和內部 EDA 工具。如今，幾乎每家半導體公司都使用第 3方設備進行 IC 制造和設計，使用第 3方EDA 工具和第 3 方 IP。半導體行業(yè)發(fā)生解體的一個關鍵原因是使用開放標準。

開放標準沒有普遍認可的定義，但普遍認為它們是在合理和非歧視性的基礎上可用的。在許多情況下，尤其是在SoC 設計中，此類標準可免版稅使用。許多開放標準由獨立機構擁有，例如 IEEE、OSI 和 IETF（互聯(lián)網(wǎng)工程任務組），而不是公司。在這種情況下，標準的進一步發(fā)展是通過一個廣泛參與的開放過程。

開放標準和 SOC 設計

值得從硬件和軟件角度研究 SoC 的開放標準。對于嵌入式軟件，C 和 C++ 已成為公認的開放標準。因此，中間件和實時操作系統(tǒng) ( RTOS ) 經常使用其中一種語言作為源代碼提供。在存在處理器或外圍設備依賴關系的情況下，可能需要進行一些移植，但通常設計團隊可以解決這個問題。

在許多當前的設備中，尤其是在物聯(lián)網(wǎng)中，SoC 具有有線或無線通信。此類鏈接需要基于開放標準的通信協(xié)議，例如以太網(wǎng)或藍牙 LE。這種聯(lián)網(wǎng)設備也可能需要某種安全性，并且開放標準再次支持安全通信。

在數(shù)字硬件設計中，微架構是用硬件描述語言來描述的。Verilog和 VHDL都是IEEE 開放標準，RTL描述將綜合到門級。處理器和外圍設備經常通過AMBA總線連接，這些總線是 Arm 擁有的一組標準，但可免版稅使用。

驗證將經常使用UVM （通用驗證方法）完成，它也是由 Accellera 行業(yè)組織管理的開放標準。功率意圖可以用UPF （統(tǒng)一功率格式）表示 - 另一個 Accellera 標準。

最后，在物理設計層面，硅制造需要布局。幾十年來，最初在 Calma 開發(fā)的 GDSII 一直被用作主要的交換格式。最近，OASIS（開放藝術品系統(tǒng)交換標準）已被用作布局的開放標準。

開放標準的好處

開放標準為工業(yè)提供了許多好處。首先，它們提供了芯片之間、軟件包之間以及設計工具之間的互操作性。這使得分解成為可能。

其次，如果有開放標準，就有機會發(fā)展產品和供應商的生態(tài)系統(tǒng)。例如，對于 C 語言，有大量可用的軟件開發(fā)工具以及用于嵌入式軟件重用的中間件和 RTOS 產品。在硬件層面，有大量使用開放標準的EDA 工具，例如 Verilog、UVM 和 OASIS。這意味著開發(fā)團隊可以選擇多種供應商，而無需依賴單一供應商。

第三，開放標準意味著已經完成了一個級別的規(guī)范，允許產品公司通過實施來專注于差異化。

然而，“房間里的大象”是開放標準存在明顯差距。ISA 代表了硬件和軟件之間最重要的接口，但這在歷史上幾乎完全由專有 ISA保留。

使用 RISC-V 縮小開放標準的差距

RISC-V首次為具有真正行業(yè)支持的 ISA 提供了真正開放的標準。ISA 將非常輕量級的基本整數(shù)指令集與標準和自定義擴展的靈活性相結合。RISC-V ISA 沒有指定微架構，例如，Codasip 開發(fā)了具有三級、五級和七級流水線的 RISC-V 處理器內核，從而允許設計人員根據(jù)他們的需求匹配內核。IP 供應商通過微架構來區(qū)分。

嵌入式軟件供應商和 SoC 開發(fā)人員的一個直接好處是，將中間件作為二進制文件（以及源代碼）提供是很有吸引力的。僅此一項就可以通過簡化嵌入式軟件開發(fā)人員的工作來幫助加速 RISC-V 的采用。

使用開放式 ISA 是快速擴展生態(tài)系統(tǒng)的催化劑，該生態(tài)系統(tǒng)包括處理器 IP 供應商、軟件開發(fā)工具供應商、軟件公司和半導體公司。就像在網(wǎng)絡領域一樣，令牌環(huán)專有產品在 1990 年左右被不斷增長的以太網(wǎng)生態(tài)系統(tǒng)擠出，我們可以預期專有 ISA 將在未來十年被 RISC-V 擠出。

最后，對于開發(fā)自己的處理器內核的公司，基本指令集可免版稅使用。RISC-V ISA 的模塊化和可擴展性意味著已經定義了基本指令，開發(fā)人員可以專注于其內核或加速器的特定增值。

采用 RISC-V 現(xiàn)在是嵌入式 SoC 開發(fā)人員的低風險選擇。SoC 開放標準中的關鍵差距已經縮小，對硬件和軟件開發(fā)人員都有好處。

審核編輯：符乾江