對(duì)于任何低功耗設(shè)計(jì)，設(shè)計(jì)人員都可以選擇選擇低功耗組件或關(guān)閉外圍設(shè)備的電源。在考慮非易失性閃存的選擇時(shí)，設(shè)計(jì)人員可以使用這兩個(gè)相同的選項(xiàng)——從系統(tǒng)操作、功耗和可靠性的角度來看，每個(gè)選項(xiàng)都有其優(yōu)點(diǎn)和缺點(diǎn)。但是，還有另一種可用的低功耗解決方案具有簡(jiǎn)化系統(tǒng)設(shè)計(jì)和提高可靠性的額外好處。

使用外部閃存的典型設(shè)計(jì)

盡管具有嵌入式閃存的微控制器 （MCU） 設(shè)備激增，并且它們可以在多種低功耗模式下運(yùn)行，但出于擴(kuò)展原因，越來越多的系統(tǒng)仍然需要外部閃存設(shè)備來補(bǔ)充片上閃存。無線 （OTA） 更新、數(shù)據(jù)記錄、用戶配置文件和其他應(yīng)用程序都促成了這一點(diǎn)。

對(duì)于許多基本應(yīng)用，圖 1 所示的典型設(shè)計(jì)是可接受的解決方案。

圖 1：使用外部閃存的典型設(shè)計(jì)

在該方案中，電源是持續(xù)提供給閃存設(shè)備的。當(dāng)串行閃存芯片選擇信號(hào) （ /CS ） 未置位且存儲(chǔ)器處于待機(jī)模式時(shí)，待機(jī)電流通常約為 ~10uA 至 ~20uA。還有一個(gè)選項(xiàng)可以進(jìn)入命令驅(qū)動(dòng)的深度掉電模式，該模式將待機(jī)功耗進(jìn)一步降低到通常約為 2uA 至 ~5uA。

然而，在其他一些系統(tǒng)中，例如能量收集或小型電池供電設(shè)備，即使 2uA 也可能仍然代表過高的電流消耗值。而且，如果不經(jīng)常使用閃光燈或很少使用閃光燈，則長(zhǎng)時(shí)間待機(jī) 2uA 可能會(huì)過度消耗電源和能量?jī)?chǔ)備，從而降低整體電池/系統(tǒng)的使用壽命。

具有簡(jiǎn)單電源開關(guān)控制電路的外置閃光燈

為了提高系統(tǒng)電池壽命，設(shè)計(jì)人員通常會(huì)實(shí)現(xiàn)一個(gè)簡(jiǎn)單的電源開關(guān)控制電路，如圖 2 所示。閃存設(shè)備的電源通過一個(gè)備用 MCU GPIO 引腳在軟件控制下進(jìn)行管理，以便僅在需要時(shí)為串行閃存供電。

圖2：串口閃光燈外接電源控制電路

不要太舒服！

加入 MOSFET 完全關(guān)斷串行存儲(chǔ)器 VCC 會(huì)使存儲(chǔ)器的待機(jī)功耗降低到零，但 MOSFET 本身有潛在的漏電流和漏電流，在某些情況下高達(dá) 1.5uA，僅好 500nA比正常待機(jī)時(shí)的內(nèi)存高達(dá) 2uA。

可靠性問題

利用帶有控制柵極的外部 FET 或 LDO 來管理外圍設(shè)備 VCC 引腳的電源的解決方案正變得越來越普遍；但是，這也需要一個(gè)額外的 MCU GPIO 引腳。

更重要的是，當(dāng)多個(gè)外圍設(shè)備共享一個(gè)公共 SPI 總線并且各個(gè)設(shè)備已切換 VCC 引腳時(shí)，必須小心。

在圖 2 所示的配置中，如果關(guān)閉 flash 的 VCC 并且 VCC = 0V，繼續(xù)訪問 SPI 總線上的其他 SPI 控制設(shè)備（例如 DAC/ADC/Display）將導(dǎo)致總線信號(hào)也出現(xiàn)在串行閃存 SPI 引腳。

在這種情況下，當(dāng)閃存（或其他設(shè)備）的 VCC 為零時(shí)，外圍 SPI 總線引腳上的高 VCC 將導(dǎo)致 I/O 保護(hù)二極管正向偏置，并且設(shè)備可能會(huì)通過 I/O 汲取電力自己別針。這可能會(huì)導(dǎo)致短期或長(zhǎng)期的可靠性問題和操作問題。

對(duì)于任何其他可能在閃光燈關(guān)閉時(shí)通電的情況，雜散電容也應(yīng)最小化，以使任何引腳上的電壓不超過 VCC 引腳上的電壓?；蛘撸O(shè)計(jì)人員可以考慮更繁瑣的解決方案，并為可以關(guān)閉 VCC 的串行存儲(chǔ)器添加單獨(dú)的 SPI 總線。仔細(xì)的硬件和軟件設(shè)計(jì)和實(shí)施可以克服所有這些挑戰(zhàn)和問題。然而…

超深度斷電 （UDPD） 選項(xiàng)

…通過將電源控制電路集成到存儲(chǔ)設(shè)備本身并允許主設(shè)備 （MCU） 通過串行閃存 SPI 命令接口控制電源模式，可以實(shí)現(xiàn)更高效的解決方案。這樣可以節(jié)省 GPIO 引腳用于其他用途。請(qǐng)參見圖 3 中的圖表。

該解決方案的好處是：

它比標(biāo)準(zhǔn)的深度掉電消耗更少的功率。

它不需要外部 MOSFET。

它允許設(shè)計(jì)人員將相同的 SPI 總線用于其他外設(shè)，從而簡(jiǎn)化設(shè)計(jì)。

它減輕了可靠性問題，因?yàn)?VCC 引腳始終連接到 VCC，并且電源由內(nèi)部控制。

圖 3：內(nèi)部管理并通過 SPI 命令接口驅(qū)動(dòng)的串行存儲(chǔ)器電源控制

此解決方案的其他好處是：

它節(jié)省了一個(gè)用于切換外部 MOSFET 或 LDO 的 GPIO 引腳。

它簡(jiǎn)化了軟件，因?yàn)樗硕嘤嗟?MOSFET/LDO 控制程序。

它提供了更簡(jiǎn)潔的 PCB 設(shè)計(jì)并減少了 BoM。

除了待機(jī)和深度掉電模式外，Adesto Fusion、FusionHD? （AT25XExxx） 和 DataFlash? （AT45DBxxxE/F） 閃存器件還提供這種超深度掉電模式。待機(jī)和深度掉電模式導(dǎo)致的電流消耗與其他行業(yè)標(biāo)準(zhǔn)閃存設(shè)備相似或更低。

Ultra Deep Power Down 模式將 Fusion 的靜態(tài)電流降至 200nA 以下，F(xiàn)usionHD 的靜態(tài)電流降至 100nA，DataFlash 的靜態(tài)電流降至 400nA 以下。

使用超深度掉電

實(shí)現(xiàn) UDPD 模式很簡(jiǎn)單。我們?cè)趹?yīng)用筆記 AN111中概述了詳細(xì)說明。

結(jié)論

選擇合適的低功耗存儲(chǔ)器可能是能量收集或小型電池供電設(shè)備的關(guān)鍵系統(tǒng)設(shè)計(jì)因素。了解和管理 SPI 總線上組件的交互對(duì)于提高功能和可靠性也很重要。通過考慮如何在實(shí)際系統(tǒng)中實(shí)現(xiàn)存儲(chǔ)器，Adesto 的串行閃存解決方案為設(shè)計(jì)人員提供了簡(jiǎn)化設(shè)計(jì)、降低風(fēng)險(xiǎn)、提高可靠性和節(jié)省外部組件的選項(xiàng)，從而大大簡(jiǎn)化了電路并降低了材料成本。

作者：Paul Hill ，Gordon MacNee

審核編輯：郭婷