91欧美超碰AV自拍|国产成年人性爱视频免费看|亚洲 日韩 欧美一厂二区入|人人看人人爽人人操aV|丝袜美腿视频一区二区在线看|人人操人人爽人人爱|婷婷五月天超碰|97色色欧美亚州A√|另类A√无码精品一级av|欧美特级日韩特级

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

VMware在vSphere上驗(yàn)證Alveo FPGA性能

星星科技指導(dǎo)員 ? 來(lái)源:Xilinx ? 作者:Xilinx ? 2022-06-03 11:28 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

硬件加速器已經(jīng)在數(shù)據(jù)中心變得司空見慣,大量新的工作負(fù)載已經(jīng)成熟,可以利用 FPGA 加速的優(yōu)勢(shì)及其更高的計(jì)算效率。對(duì)機(jī)器學(xué)習(xí) (ML) 的快速增長(zhǎng)的興趣正在推動(dòng)在私有、公共和混合云數(shù)據(jù)中心環(huán)境中越來(lái)越多地采用 FPGA 加速器來(lái)加速這種計(jì)算密集型工作負(fù)載。作為促進(jìn) IT 基礎(chǔ)架構(gòu)向異構(gòu)計(jì)算轉(zhuǎn)型的一部分,我們最近與 VMware 合作在 vSphere上測(cè)試 FPGA 加速,VMware的云計(jì)算虛擬化平臺(tái)。鑒于賽靈思 FPGA 越來(lái)越多地用于 ML 推理加速,我們將展示如何將賽靈思 FPGA 與 VMware vSphere 結(jié)合使用,以實(shí)現(xiàn)虛擬和裸機(jī)部署之間幾乎相同的高吞吐量和低延遲 ML 推理性能。

自適應(yīng)計(jì)算優(yōu)勢(shì)

FPGA 是自適應(yīng)計(jì)算設(shè)備,可提供重新編程的靈活性以滿足所需應(yīng)用程序的不同處理和功能要求。這一特性將 FPGA 與 GPUASIC 等固定架構(gòu)區(qū)分開來(lái)——更不用說(shuō)定制 ASIC 飛漲的成本了。此外,與其他硬件加速器相比,F(xiàn)PGA 在實(shí)現(xiàn)高能效和低延遲方面也具有優(yōu)勢(shì),這使得 FPGA 特別適用于 ML 推理任務(wù)。與 GPU 從根本上依賴大量并行處理內(nèi)核來(lái)實(shí)現(xiàn)高吞吐量不同,F(xiàn)PGA 可以通過(guò)定制的硬件內(nèi)核、數(shù)據(jù)流管道和互連同時(shí)實(shí)現(xiàn) ML 推理的高吞吐量和低延遲。

在 vSphere 上使用 Xilinx FPGA 進(jìn)行 ML 推理

VMware 在他們的實(shí)驗(yàn)室中使用 Xilinx Alveo U250 數(shù)據(jù)中心卡 進(jìn)行測(cè)試。使用 Vitis AI中提供的 Docker 容器快速配置 ML 模型, Vitis AI是 Xilinx 統(tǒng)一開發(fā)堆棧,用于在 Xilinx 硬件平臺(tái)上從 Edge 到 Cloud 進(jìn)行 ML 推理。它由優(yōu)化的工具、庫(kù)、模型和示例組成。Vitis AI 支持主流框架,包括 Caffe 和 TensorFlow,以及能夠執(zhí)行各種深度學(xué)習(xí)任務(wù)的最新模型。此外,Vitis AI 是開源的,可以在 GitHub 上訪問(wèn)。

poYBAGKUOhaAWWRxAABjyRIuucA862.png

Vitis AI 軟件堆棧

目前,Xilinx FPGA 可以通過(guò) DirectPath I/O 模式(直通)在 vSphere 上啟用。通過(guò)這種方式,我們的 FPGA 可以被運(yùn)行在 VM 中的應(yīng)用程序直接訪問(wèn),繞過(guò)虛擬機(jī)管理程序?qū)樱瑥亩畲笙薅鹊靥岣咝阅懿⒆畲笙薅鹊販p少延遲。在 DirectPath I/O 模式下配置 FPGA 是一個(gè)簡(jiǎn)單的兩步過(guò)程:首先,在主機(jī)級(jí)別啟用 ESXi 上的設(shè)備,然后將設(shè)備添加到目標(biāo) VM。詳細(xì)說(shuō)明可在此 VMware 知識(shí)庫(kù)文章中找到。請(qǐng)注意,如果您運(yùn)行的是 vSphere 7,則不再需要重新引導(dǎo)主機(jī)。

高吞吐量、低延遲的機(jī)器學(xué)習(xí)推理性能

VMware 與 Xilinx 一起通過(guò)使用四個(gè) CNN 模型運(yùn)行推理來(lái)評(píng)估我們的 Alveo U250 加速卡在 DirectPath I/O 模式下的吞吐量和延遲性能:Inception_v1;初始_v2;資源網(wǎng)50;和 VGG16。這些模型的模型參數(shù)數(shù)量不同,因此具有不同的處理復(fù)雜性。

測(cè)試使用了配備兩個(gè) 10 核 Intel Xeon Silver 4114 CPU 和 192 GB DDR4 內(nèi)存的 Dell PowerEdge R740 服務(wù)器。我們使用了 ESXi 7.0 管理程序,并將每個(gè)模型的端到端性能結(jié)果與作為基準(zhǔn)的裸機(jī)進(jìn)行了比較。Ubuntu 16.04(內(nèi)核 4.4.0-116)用作來(lái)賓操作系統(tǒng)和本機(jī)操作系統(tǒng)。此外,Vitis AI v1.1 和 Docker CE 19.03.4 用于整個(gè)測(cè)試。使用從 ImageNet2012 派生的 50k 圖像數(shù)據(jù)集,為了進(jìn)一步避免讀取圖像的磁盤瓶頸,創(chuàng)建了一個(gè) RAM 磁盤并用于存儲(chǔ) 50k 圖像。

通過(guò)這些設(shè)置,虛擬和裸機(jī)測(cè)試之間的性能比較可以在以下兩張圖中查看,一張用于吞吐量,另一張用于延遲。y 軸是虛擬機(jī)和裸機(jī)之間的比率,y=1.0 表示虛擬機(jī)和裸機(jī)的性能相同。

pYYBAGKUOiGAZcb2AAA-wxzkd5U703.png

Xilinx Alveo U250 FPGA 機(jī)器學(xué)習(xí)推理的裸機(jī)和虛擬機(jī)吞吐量性能比較

pYYBAGKUOieAJctFAAA7mw1IcfU006.png

Xilinx Alveo U250 FPGA 機(jī)器學(xué)習(xí)推理的裸機(jī)和虛擬機(jī)延遲性能比較

測(cè)試驗(yàn)證了虛擬機(jī)和裸機(jī)之間的性能差距上限為 2%,無(wú)論是吞吐量還是延遲。這表明在虛擬環(huán)境中用于 ML 推理的 vSphere 上的 Alveo U250 的性能幾乎與裸機(jī)基準(zhǔn)相同。

云中的 FPGA 性能

FPGA 加速器在數(shù)據(jù)中心的采用正變得越來(lái)越普遍,并將繼續(xù)增加以滿足對(duì)異構(gòu)計(jì)算和性能提升的日益增長(zhǎng)的需求。我們很高興與 VMware 合作,以確??蛻裟軌虺浞掷?vSphere 平臺(tái)上的 Xilinx FPGA 加速。我們的 Alveo U250 加速器在 vSphere for ML inference 上的測(cè)試成功地向客戶展示了通過(guò) DirectPath I/O 模式實(shí)現(xiàn)的接近原生的性能。審核編輯:郭婷

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1660

    文章

    22412

    瀏覽量

    636379
  • 數(shù)據(jù)中心
    +關(guān)注

    關(guān)注

    18

    文章

    5651

    瀏覽量

    75025
  • 機(jī)器學(xué)習(xí)

    關(guān)注

    66

    文章

    8553

    瀏覽量

    136960
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    比斯特綜合性能測(cè)試機(jī)提升電池組性能驗(yàn)證效率精度

    深圳比斯特自動(dòng)化設(shè)備有限公司推出的綜合性能測(cè)試機(jī),憑通過(guò)技術(shù)創(chuàng)新重新定義了電池性能測(cè)試的標(biāo)準(zhǔn),保證測(cè)試精度的同時(shí),提升了驗(yàn)證效率。
    的頭像 發(fā)表于 02-06 16:37 ?943次閱讀
    比斯特綜合<b class='flag-5'>性能</b>測(cè)試機(jī)提升電池組<b class='flag-5'>性能</b><b class='flag-5'>驗(yàn)證</b>效率精度

    AMD 推出第二代 Kintex UltraScale+ 中端FPGA,助力智能高性能系統(tǒng)

    第二代AMD Kintex UltraScale+ FPGA 系列 , 對(duì)于依賴中端FPGA性能關(guān)鍵型系統(tǒng)提供支持的設(shè)計(jì)人員而言,可謂一項(xiàng)重大進(jìn)步。 這一全新系列構(gòu)建在業(yè)經(jīng)驗(yàn)證
    的頭像 發(fā)表于 02-04 16:11 ?5.3w次閱讀
    AMD 推出第二代 Kintex UltraScale+ 中端<b class='flag-5'>FPGA</b>,助力智能高<b class='flag-5'>性能</b>系統(tǒng)

    AMD Alveo MA35D加速器:開啟大規(guī)模交互式流媒體新時(shí)代

    AMD Alveo MA35D加速器:開啟大規(guī)模交互式流媒體新時(shí)代 在當(dāng)今全球視頻市場(chǎng)被直播主導(dǎo)的背景下,低延遲應(yīng)用不斷涌現(xiàn),對(duì)基礎(chǔ)設(shè)施和視頻處理技術(shù)的成本結(jié)構(gòu)及部署策略產(chǎn)生了深遠(yuǎn)影響。AMD推出
    的頭像 發(fā)表于 12-15 14:35 ?383次閱讀

    嵌入式和FPGA的區(qū)別

    大多數(shù)軟件開發(fā)人員快速上手。 FPGA開發(fā)則需要硬件描述語(yǔ)言(如Verilog或VHDL),開發(fā)者需要具備數(shù)字電路設(shè)計(jì)思維,開發(fā)周期相對(duì)較長(zhǎng),驗(yàn)證和調(diào)試也更為復(fù)雜。 性能與靈活性權(quán)衡
    發(fā)表于 11-19 06:55

    華為阿根廷完成拉美首次5G-A雙路徑性能驗(yàn)證

    日,華為阿根廷首都布宜諾斯艾利斯市,于實(shí)驗(yàn)室及商用站點(diǎn),同時(shí)完成了Sub 3.5G 3CC CA,和毫米波+C-band CA兩種5G-A eMBB場(chǎng)景的性能驗(yàn)證,分別達(dá)成了單用戶
    的頭像 發(fā)表于 11-14 16:33 ?1371次閱讀

    如何使用FPGA實(shí)現(xiàn)SRIO通信協(xié)議

    本例程詳細(xì)介紹了如何在FPGA實(shí)現(xiàn)Serial RapidIO(SRIO)通信協(xié)議,并通過(guò)Verilog語(yǔ)言進(jìn)行編程設(shè)計(jì)。SRIO作為一種高速、低延遲的串行互連技術(shù),性能計(jì)算和嵌
    的頭像 發(fā)表于 11-12 14:38 ?5770次閱讀
    如何使用<b class='flag-5'>FPGA</b>實(shí)現(xiàn)SRIO通信協(xié)議

    NVMe高速傳輸之?dāng)[脫XDMA設(shè)計(jì)43:如何驗(yàn)證?

    仿真驗(yàn)證之后, 搭建硬件測(cè)試平臺(tái), 測(cè)試本IP實(shí)際應(yīng)用環(huán)境中的功能與性能。本IP基于 Xilinx PCIe Integration Block 搭建, 常用的 PCIE 集成塊版本有
    發(fā)表于 10-30 18:10

    如何利用Verilog HDLFPGA實(shí)現(xiàn)SRAM的讀寫測(cè)試

    本篇將詳細(xì)介紹如何利用Verilog HDLFPGA實(shí)現(xiàn)SRAM的讀寫測(cè)試。SRAM是一種非易失性存儲(chǔ)器,具有高速讀取和寫入的特點(diǎn)。FPGA
    的頭像 發(fā)表于 10-22 17:21 ?4348次閱讀
    如何利用Verilog HDL<b class='flag-5'>在</b><b class='flag-5'>FPGA</b><b class='flag-5'>上</b>實(shí)現(xiàn)SRAM的讀寫測(cè)試

    搭建自己的ubuntu系統(tǒng)之VMware Tools安裝

    接下來(lái)安裝VMware Tools,如果不安裝該工具,Windows主機(jī)和虛擬機(jī)之間無(wú)法使用復(fù)制粘貼、文件拖拽。首先右擊VMware導(dǎo)航欄的“虛擬機(jī)”,然后在下拉框中點(diǎn)擊“安裝
    發(fā)表于 09-25 09:45

    ubuntu系統(tǒng)安裝之Vmware虛擬機(jī)安裝

    Linux操作系統(tǒng)有很多版本,我們選擇使用的是ubuntu18.04發(fā)行版。ubuntu是基于Debian派生的操作系統(tǒng),兼容性極強(qiáng),ubuntu的特點(diǎn)是界面友好,容易上手。本文中的介紹及開發(fā)均是
    發(fā)表于 09-22 16:27

    使用VerilogFPGA實(shí)現(xiàn)FOC電機(jī)控制系統(tǒng)

    自動(dòng)駕駛、電動(dòng)滑板車、無(wú)人機(jī)甚至工業(yè)自動(dòng)化領(lǐng)域,高性能電機(jī)控制是不可或缺的核心技術(shù)。而如果你對(duì)硬件有足夠的熱情,你會(huì)發(fā)現(xiàn):傳統(tǒng)用 MCU 實(shí)現(xiàn) FOC(Field-Oriented Control,磁場(chǎng)定向控制)也能“搬”到 FPGA
    的頭像 發(fā)表于 08-21 15:27 ?5346次閱讀
    使用Verilog<b class='flag-5'>在</b><b class='flag-5'>FPGA</b><b class='flag-5'>上</b>實(shí)現(xiàn)FOC電機(jī)控制系統(tǒng)

    降低adc不同PCB的噪聲,如何做到接近AD4134驗(yàn)證板噪聲水平?

    ,。多片AD4134布局到一整版PCB,且PCB存在FPGA和大量DC/DC,LDO。 374ksps采樣率下,Nrms大約有1mvpp,(已采集過(guò)已知正弦波信號(hào),波形特征正常)
    發(fā)表于 08-11 08:24

    差分晶振高速 FPGA 的應(yīng)用

    差分晶振高速 FPGA 設(shè)計(jì)中具有非常重要的應(yīng)用,尤其是在對(duì)時(shí)鐘精度、抗干擾能力、信號(hào)完整性要求高的系統(tǒng)中
    的頭像 發(fā)表于 07-11 14:24 ?889次閱讀
    差分晶振<b class='flag-5'>在</b>高速 <b class='flag-5'>FPGA</b> <b class='flag-5'>上</b>的應(yīng)用

    西門子桌面級(jí)原型驗(yàn)證系統(tǒng)Veloce proFPGA介紹

    子,工程師可以從 proFPGA Uno 系統(tǒng)開始進(jìn)行 IP 或子片系統(tǒng) (SoC) 的開發(fā),然后將其重復(fù)用于完整的 SoC 和專用集成電路 (ASIC)原型設(shè)計(jì)。這只需要將 Uno 中的相同
    的頭像 發(fā)表于 06-30 13:53 ?1841次閱讀

    FPGA EDA軟件的位流驗(yàn)證

    位流驗(yàn)證,對(duì)于芯片研發(fā)是一個(gè)非常重要的測(cè)試手段,對(duì)于純軟件開發(fā)人員,最難理解的就是位流驗(yàn)證。FPGA芯片研發(fā)中,位流驗(yàn)證是在做什么,在哪些
    的頭像 發(fā)表于 04-25 09:42 ?2423次閱讀
    <b class='flag-5'>FPGA</b> EDA軟件的位流<b class='flag-5'>驗(yàn)證</b>