1. 塊語句有兩種,一種是 begin-end 語句, 通常用來標(biāo)志()執(zhí)行的語句;一種是 fork-join 語句,通常用來標(biāo)志()執(zhí)行的語句。
答案:順序,并行
解析:
(1)begin_end順序塊,用于將多條語句組成順序塊,語句按順序一條一條執(zhí)行(除了帶有內(nèi)嵌延遲控制的非阻塞賦值語句),每條語句的延遲時(shí)間是相對(duì)于由上一條語句的仿真時(shí)間而言;
(2)fork-join并行塊,塊內(nèi)語句同時(shí)執(zhí)行。
2. 塊語句,下面這段語句中,第 40 時(shí)刻上,A、B 的值各是多少?
reg A;reg B;initial beginforkbeginA = 1;#20 A = 0;#30A=1;#50 A = 0;endbeginB = 1;#20 B = 0;#30 B = 1;#50 B = 0;endjoinend
答案:A = 0,B = 0
解析:
塊語句有兩種,begin...end 和 fork...join,其中 fork...join 是并行塊,begin...end 是順序執(zhí)行塊,可以相互嵌套。
上面,兩個(gè) begin...end 之間是并行的,而各自 begin...end 內(nèi)部是順序執(zhí)行,A 和 B 的賦值邏輯是一樣的,所以要么都是 1,要么都是 0。
按照順序執(zhí)行,A 前 20 個(gè)時(shí)間單位是 1,然后持續(xù) 30 個(gè)時(shí)間單位的 0,所以 40 時(shí)刻是 0,同理 B 也是 0。

審核編輯 :李倩
-
Verilog
+關(guān)注
關(guān)注
30文章
1374瀏覽量
114520 -
順序
+關(guān)注
關(guān)注
0文章
14瀏覽量
22333
原文標(biāo)題:Verilog 的塊語句 fork...join 和 begin...end
文章出處:【微信號(hào):zhuyandz,微信公眾號(hào):FPGA之家】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。
發(fā)布評(píng)論請(qǐng)先 登錄
【阿波羅STM32F767試用體驗(yàn)】+1.點(diǎn)亮流水燈
條件的執(zhí)行語句
【道生物聯(lián)TKB-623評(píng)估板試用】——3.TKB-623評(píng)估板連接STM32發(fā)送數(shù)據(jù)
e203內(nèi)部cpu執(zhí)行單元booth4乘法器
蜂鳥例程的編譯與程序的加載
NICE協(xié)處理器demo分析及測試
【高云GW5AT-LV60 開發(fā)套件試用體驗(yàn)】三、LED燈控制實(shí)驗(yàn)
基礎(chǔ)篇3:掌握Python中的條件語句與循環(huán)
詳解TIA Portal SCL編程語言中的IF語句
STM32U5 IWDG的提前喚醒中斷無法在STOP模式下觸發(fā)怎么解決?
求助,關(guān)于emWin多緩沖優(yōu)化問題求解
FPGA Verilog HDL語法之編譯預(yù)處理
Verilog的塊語句fork...join 和 begin...end
評(píng)論