91欧美超碰AV自拍|国产成年人性爱视频免费看|亚洲 日韩 欧美一厂二区入|人人看人人爽人人操aV|丝袜美腿视频一区二区在线看|人人操人人爽人人爱|婷婷五月天超碰|97色色欧美亚州A√|另类A√无码精品一级av|欧美特级日韩特级

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Verilog的塊語句fork...join 和 begin...end

FPGA之家 ? 來源:FPGA之家 ? 作者:FPGA之家 ? 2022-06-09 10:30 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

1. 塊語句有兩種,一種是 begin-end 語句, 通常用來標(biāo)志()執(zhí)行的語句;一種是 fork-join 語句,通常用來標(biāo)志()執(zhí)行的語句。

答案:順序,并行

解析:

(1)begin_end順序塊,用于將多條語句組成順序塊,語句按順序一條一條執(zhí)行(除了帶有內(nèi)嵌延遲控制的非阻塞賦值語句),每條語句的延遲時(shí)間是相對(duì)于由上一條語句的仿真時(shí)間而言;

(2)fork-join并行塊,塊內(nèi)語句同時(shí)執(zhí)行。

2. 塊語句,下面這段語句中,第 40 時(shí)刻上,A、B 的值各是多少?


reg A;reg B;initial begin    fork        begin            A = 1;            #20 A = 0;    #30A=1;            #50 A = 0;        end        begin            B = 1;            #20 B = 0;            #30 B = 1;            #50 B = 0;        end    joinend

答案:A = 0,B = 0

解析:

塊語句有兩種,begin...end 和 fork...join,其中 fork...join 是并行塊,begin...end 是順序執(zhí)行塊,可以相互嵌套。

上面,兩個(gè) begin...end 之間是并行的,而各自 begin...end 內(nèi)部是順序執(zhí)行,A 和 B 的賦值邏輯是一樣的,所以要么都是 1,要么都是 0。

按照順序執(zhí)行,A 前 20 個(gè)時(shí)間單位是 1,然后持續(xù) 30 個(gè)時(shí)間單位的 0,所以 40 時(shí)刻是 0,同理 B 也是 0。

228548d8-e784-11ec-ba43-dac502259ad0.png

審核編輯 :李倩


聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • Verilog
    +關(guān)注

    關(guān)注

    30

    文章

    1374

    瀏覽量

    114520
  • 順序
    +關(guān)注

    關(guān)注

    0

    文章

    14

    瀏覽量

    22333

原文標(biāo)題:Verilog 的塊語句 fork...join 和 begin...end

文章出處:【微信號(hào):zhuyandz,微信公眾號(hào):FPGA之家】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    【阿波羅STM32F767試用體驗(yàn)】+1.點(diǎn)亮流水燈

    ----------------------------------------------------------*/ /* USER CODE BEGIN Includes */ /* USER CODE END Includes */ /* Private
    發(fā)表于 12-19 11:35

    條件的執(zhí)行語句

    條件執(zhí)行語句大多在if語句中使用,也在使用關(guān)系運(yùn)算符(<,==,>等) 或者布爾值表達(dá)式(,!等)計(jì)算復(fù)雜表達(dá)式時(shí)使用。對(duì)于包含函數(shù)調(diào) 用的代碼片段,由于函數(shù)返回值會(huì)被
    發(fā)表于 12-12 08:25

    【道生物聯(lián)TKB-623評(píng)估板試用】——3.TKB-623評(píng)估板連接STM32發(fā)送數(shù)據(jù)

    -----------------------------------------------------------/ / USER CODE BEGIN PTD */ /* USER CODE END PTD */ /* Private define
    發(fā)表于 11-17 14:44

    e203內(nèi)部cpu執(zhí)行單元booth4乘法器

    ) begin current_state <= IDLE ; end else if (start)begin current_state <= next_state
    發(fā)表于 10-29 07:50

    蜂鳥例程的編譯與程序的加載

    仿真的過程中,會(huì)首先將前文編譯生成的(.verilog)文件通過tb_top.v文件里initial過程中的readmemh函數(shù)讀進(jìn)來,存放在ITCM中: initial begin
    發(fā)表于 10-24 13:34

    NICE協(xié)處理器demo分析及測試

    begin_instret, end_instret, instret_normal, instret_nice;unsigned int begin_cycle,end_cycle
    發(fā)表于 10-23 07:05

    【高云GW5AT-LV60 開發(fā)套件試用體驗(yàn)】三、LED燈控制實(shí)驗(yàn)

    // 復(fù)位時(shí)計(jì)數(shù)器清零 counter <= 32\'d0; end else if (counter >= COUNTER_MAX) begin// 達(dá)到最大值時(shí)歸零
    發(fā)表于 07-21 05:57

    Unicore標(biāo)準(zhǔn)NEMA語句GSA及說明

    本文介紹和芯星通的NEMA語句說明。
    的頭像 發(fā)表于 07-16 11:39 ?681次閱讀
    Unicore標(biāo)準(zhǔn)NEMA<b class='flag-5'>語句</b>GSA及說明

    基礎(chǔ)篇3:掌握Python中的條件語句與循環(huán)

    不同的條件執(zhí)行不同的代碼。Python中的條件語句主要使用if、elif(else if的縮寫)和else關(guān)鍵字。 if語句 最簡單的條件語句是if
    發(fā)表于 07-03 16:13

    詳解TIA Portal SCL編程語言中的IF語句

    IF 語句是編程中最基本和最重要的控制結(jié)構(gòu)之一,它的主要作用是根據(jù)條件決定程序的執(zhí)行路徑,IF 語句是編程中實(shí)現(xiàn)邏輯判斷和決策的基礎(chǔ)。
    的頭像 發(fā)表于 05-24 15:01 ?1874次閱讀
    詳解TIA Portal SCL編程語言中的IF<b class='flag-5'>語句</b>

    STM32U5 IWDG的提前喚醒中斷無法在STOP模式下觸發(fā)怎么解決?

    * @retval int*/int main(void){/* USER CODE BEGIN 1 *//* USER CODE END 1 *//* MCU
    發(fā)表于 04-22 08:14

    求助,關(guān)于emWin多緩沖優(yōu)化問題求解

    ();GUI_Exec();GUI_MULTIBUF_End();} 后: if(condition){//GUI_MULTIBUF_Begin();GUI_Exec();//GUI_MULTIBUF_End
    發(fā)表于 04-03 07:21

    FPGA Verilog HDL語法之編譯預(yù)處理

    語句)。Verilog HDL編譯系統(tǒng)通常先對(duì)這些特殊的命令進(jìn)行“預(yù)處理”,然后將預(yù)處理的結(jié)果和源程序一起在進(jìn)行通常的編譯處理。
    的頭像 發(fā)表于 03-27 13:30 ?1434次閱讀
    FPGA <b class='flag-5'>Verilog</b> HDL語法之編譯預(yù)處理

    ADC怎么樣才能區(qū)分出來是那個(gè)通道想要將采集的數(shù)傳出去?

    ```mermaid int main(void) { /* USER CODE BEGIN 1 */ /* USER CODE END 1 */ /* MCU
    發(fā)表于 03-13 08:07

    尋找verilog高手,有報(bào)酬

    我采集了一電路板正常工作時(shí)的數(shù)據(jù),基于這些數(shù)據(jù)我想用EPM7128slc84-15(sys_clk:50Mhz)測試電路板,尋求一位verilog高手,有償
    發(fā)表于 03-08 16:31