直接比較為半導(dǎo)體技術(shù)提供的總體性能數(shù)據(jù)有時(shí)會(huì)產(chǎn)生誤導(dǎo)。在溫度等動(dòng)態(tài)條件下，Rds(on) 等參數(shù)的可變性表明情況更為復(fù)雜。

我們生活在一個(gè)一切都在四個(gè)維度內(nèi)相對(duì)連續(xù)運(yùn)動(dòng)的世界。支持弦理論的物理學(xué)家可能會(huì)對(duì)此進(jìn)行擴(kuò)展，認(rèn)為我們可以同時(shí)存在于至少十個(gè)維度中，如果包括時(shí)間，則可以在十一個(gè)維度中存在。然而，從工程師的角度來看，特別是在評(píng)估半導(dǎo)體時(shí)，感興趣的維度是時(shí)間；設(shè)備在動(dòng)態(tài)電氣條件和外部影響（例如工作溫度變化）下的功能如何。

數(shù)據(jù)表提供的主要性能數(shù)據(jù)通常是針對(duì)“典型”溫度給出的，通常在腳注中定義，并且始終為 25°C。雖然這不太現(xiàn)實(shí)，特別是對(duì)于功率半導(dǎo)體，但這種做法是整個(gè)行業(yè)的標(biāo)準(zhǔn)。但是，它至少可以在競(jìng)爭(zhēng)設(shè)備之間進(jìn)行初步比較。其他有用的品質(zhì)因數(shù) (FoM) 結(jié)合了在實(shí)際應(yīng)用中很重要的特性。一個(gè)例子是 RdsA，它是晶體管的導(dǎo)通（或漏源）電阻 (Rds) 和芯片面積 (A) 的乘積。非常低的 Rds 非常適合傳導(dǎo)損耗，但如果以大芯片面積為代價(jià)，則器件電容會(huì)變得更高，開關(guān)損耗也會(huì)增加。一個(gè)相關(guān)的 FoM 是 Rds*Eoss，它是 Rds 和開關(guān)能量損失的乘積。

Rds(on) 和 Eoss 的值可以在器件數(shù)據(jù)表中找到，或者至少可以從器件數(shù)據(jù)表中找到，但實(shí)際上應(yīng)該考慮溫度的額外維度。例如，650V UnitedSiC UF3C065040B3 SiC 級(jí)聯(lián)器件，它具有 Rds (on) 最大值為 52 毫歐（典型值為 42），可以與相同 D 2 PAK-3L 封裝中的 650V 硅超結(jié) MOSFET 進(jìn)行比較，該封裝的 Rds(on) 最大值為 45 毫歐（典型值為 40） . 在第一印象中，SJ 器件似乎更好，尤其是它在 25°C 時(shí)的最大漏極電流為 46A（而 SiC FET 部件僅為 41A）。但在 150°C 時(shí)，SJ 器件的 Rds(on) 值通常為 96 毫歐，而 SiC FET 部分約為 67 毫歐，而在 175°C 時(shí)僅為 78 毫歐（圖 1）。

顯然，在功率組件真正運(yùn)行的較高溫度下，SiC FET 器件的性能優(yōu)于 SJ MOSFET。這不僅僅是器件評(píng)級(jí)方式的一個(gè)怪癖，而是 Si 和 SiC FET 材料之間的內(nèi)在差異；在所涉及的摻雜水平（在 SiC FET 中通常高 10-100 倍）下，電子遷移率的下降速度會(huì)隨著溫度的升高而惡化。

圖 1：碳化硅共源共柵的 Rds(on) 隨溫度的增加低于 SJ 共源共柵

這里的關(guān)鍵是，看似相似的部件在更高的溫度下可能表現(xiàn)得截然不同，SiC FET 器件的較低傳導(dǎo)損耗意味著它在 150°C 時(shí)比 SJ 部件消耗的功率少 30%。實(shí)際上，應(yīng)用程序?qū)⒍x電流水平，而不是開關(guān)中的功耗。這意味著對(duì)于給定的電流，由于 SiC 的熱阻低于 Si，因此溫度更低，因此 SiC FET 的性能有望優(yōu)于 Si。SiC FET 較低的開關(guān)損耗和體二極管損耗也降低了整體封裝耗散，從而提供較低的相對(duì)結(jié)溫上升和仍然較低的相對(duì) Rds(on) 值?？紤]到 SiC FET 器件的較低柵極電荷和由此產(chǎn)生的節(jié)能效果，例如，具有較小的緩沖器，

選擇半導(dǎo)體開關(guān)時(shí)，有必要研究數(shù)據(jù)表規(guī)格的詳細(xì)信息——尤其是 Rds(on) 等關(guān)鍵參數(shù)如何隨溫度變化。這些額外的尺寸是它們?cè)诂F(xiàn)實(shí)生活中運(yùn)作的地方，考慮到碳化硅選項(xiàng)，可能會(huì)有一些驚喜等待工程師。

審核編輯：湯梓紅