任何商業(yè)秘密或硬件木馬都躲不過疊層X射線分層成像術(shù)。

烤蛋糕的時候，我們很難知道烤箱里何時才能達到我們想要的狀態(tài)。對于微電子芯片來說亦如此，其中的風險甚至更高：工程師們?nèi)绾未_認芯片內(nèi)部完全符合設(shè)計師的意圖？半導體設(shè)計公司如何判斷其知識產(chǎn)權(quán)是否被盜？更令人擔憂的是，誰能確定其中沒有秘密嵌入自毀開關(guān)或其他硬件木馬？目前，探查是通過磨掉芯片的每一層并用電子顯微鏡檢查來完成的。這個過程很慢，當然也是破壞性的，因此這種方法很難讓人滿意。本文作者利瓦伊（Levi）研究半導體，埃普利（Aeppli）研究X射線。所以，在仔細思考了這個問題之后，我們考慮使用X射線對芯片進行無損成像。雖然我們需要的分辨率超越了醫(yī)用X射線掃描儀，但我們很清楚，這種分辨率是可能實現(xiàn)的。因此，我們的“芯片掃描”項目誕生了。幾年后，我們甚至可以在不進行破壞的情況下，繪制最先進、最復雜的處理器的完整互連結(jié)構(gòu)。目前，這個過程需要的時間超過1天，但未來幾年通過改進，應(yīng)該能夠在數(shù)小時內(nèi)繪制出整塊芯片。這項技術(shù)名為“疊層X射線分層成像術(shù)”（PyXL），需要使用世界上最強大的X射線光源。不過，大多數(shù)這些設(shè)施恰好位于許多先進芯片設(shè)計所在地附近，因此很方便。所以，隨著這項技術(shù)的普及，任何缺陷、故障或復雜的詭計都無法躲藏。

決定采用這種方法后，我們的首要任務(wù)是確定最先進的X射線技術(shù)可以做什么。這項工作是在瑞士保羅謝勒研究所（PSI）完成的，埃普利在那里工作。瑞士保羅謝勒研究所是瑞士光源（SLS）同步加速器所在地，是迄今為止建造的15個最亮的相干X射線源之一。

相干X射線與醫(yī)療或牙科診所使用的X射線不同，其區(qū)別就好比是激光指示器發(fā)出的高準直光束與白熾燈泡向各個方向發(fā)出的光。瑞士光源和類似設(shè)施首先會將電子加速到接近光速，從而產(chǎn)生高度相干的X射線光子束。然后，磁場會使這些電子發(fā)生偏轉(zhuǎn)，從而產(chǎn)生所需的X射線。為了解能用瑞士光源做什么，我們的跨學科團隊從當?shù)匾患疑痰暌?0美元左右的價格購買了一臺英特爾奔騰G3260處理器，并拆除了封裝，露出硅芯片。該CPU采用22納米互補金屬氧化物半導體（CMOS）鰭式場效應(yīng)晶體管（FinFET）技術(shù)制造。

與所有此類芯片一樣，G3260的晶體管由硅制成，但正是金屬互連的排列將它們連接起來形成電路?，F(xiàn)代處理器中的互連層超過15層，從上方俯瞰，就像一個城市街道網(wǎng)格地圖。更靠近硅的低層具有令人難以置信的精細構(gòu)造，在當今最先進的芯片中，它們之間僅相隔幾納米?；ミB層越往上構(gòu)造越稀疏，間距越大，直到到達頂層，電性接觸墊將芯片與其封裝相連。我們從G3260上切下了一個10微米寬的圓柱體，開始進行檢查。之所以采取這一破壞性的步驟，是因為它大大簡化了問題。10微米還不到瑞士光源光子穿透深度的一半，所以有了這么小的東西，我們就能探測到足夠多穿過基柱的光子，從而確定內(nèi)部情況。我們將樣品放在了一個機械載物臺上，讓它繞其圓柱軸旋轉(zhuǎn)，然后從側(cè)面發(fā)射一束相干X射線。樣品旋轉(zhuǎn)時，我們用重疊的2微米寬點狀圖樣來照亮它。在每個照明點，相干X射線在穿過芯片彎彎曲曲的互連銅塔時會發(fā)生衍射，將圖樣投射到探測器上，圖樣會被存儲下來以供后續(xù)處理。記錄下來的投影包含了有關(guān)X射線穿過的材料的信息，足以確定其三維結(jié)構(gòu)。這種方法被稱為“疊層X射線計算機斷層成像術(shù)”（PXCT）。疊層成像術(shù)是一種通過光線的干涉圖樣產(chǎn)生物體圖像的計算過程。

如果不是通過狹縫照射光線，而是將其照射在一對緊密間隔的物體上，而且這些物體小得實際上就像點一樣，那么你將得到一個不同的圖樣。物體在光束中的位置并不重要。只要它們彼此保持相同的距離，你就可以移動它們，并且會得到相同的圖樣。雖然這兩種現(xiàn)象本身都不能讓你重建微芯片中錯綜復雜的互連，但如果把它們結(jié)合起來，你就會明白其中的原理。將這對物體放入狹縫中，產(chǎn)生的干涉圖樣是由狹縫和物體的組合形成的衍射所產(chǎn)生的，它揭示了狹縫的寬度、物體之間的距離以及物體和狹縫的相對位置等信息。如果稍微移動這兩個點，干涉圖樣將會發(fā)生位移。正是通過這種位移，我們可以精確計算出物體在狹縫中的位置。任何真實樣品都可以被視為一組點狀物體，產(chǎn)生復雜的X射線散射圖樣。這類圖樣可以用來推斷這些點狀物體在二維空間中的排列情況。利用這一原理，我們可以通過在光束中旋轉(zhuǎn)樣品，在三維空間繪制物體圖像，這一過程稱為“斷層重建”。要以所需的分辨率繪制結(jié)構(gòu)圖，需要確保收集足夠多的數(shù)據(jù)。分辨率由X射線波長、探測器大小和其他一些參數(shù)決定。我們最初使用瑞士光源進行測量時，采用的是0.21納米波長的X射線，探測器必須放置在距離樣品約7米的地方才能達到13納米的目標分辨率。

2017年3月，我們發(fā)布了一些非常漂亮的、關(guān)于英特爾奔騰G3260處理器中銅線互連的3D圖像，展示了PXCT在集成電路無損成像中的應(yīng)用。這些圖像揭示了這種CMOS集成電路中電互連的三維特征和復雜性。同時，圖像也捕捉到了一些有趣的細節(jié)，比如各層之間金屬連接的缺陷，以及銅與其周圍二氧化硅電介質(zhì)之間的粗糙度。僅從這一原理論證演示就可以看出，該技術(shù)在故障分析、設(shè)計驗證和質(zhì)量控制方面具有潛力。因此，我們從采用其他公司技術(shù)制造的芯片上切下了大小相似的圓柱體，使用PXCT進行了探測。由此產(chǎn)生的3D重建細節(jié)就像指紋一樣，這些細節(jié)是集成電路所獨有的，也揭示了芯片的制造過程。

首先要解決的問題是，當X射線穿透深度只有30微米左右時，如何掃描整個10毫米寬的芯片。為了解決這個問題，我們首先將芯片相對于光束傾斜了一個角度。接下來，我們將樣品繞垂直于芯片平面的軸旋轉(zhuǎn)。與此同時，我們還以柵格方式橫向移動樣品。這樣，便能用光束掃描芯片的所有區(qū)域。在這個過程中，穿過芯片的X射線時刻都會被集成電路內(nèi)部的材料散射，形成衍射圖樣。與PXCT一樣，來自重疊照明點的衍射圖樣包含有關(guān)X射線通過的冗余信息。然后，成像算法會推斷出與所有測量到的衍射圖樣最一致的結(jié)構(gòu)。利用這些信息，我們就可以重建整個芯片的3D內(nèi)部結(jié)構(gòu)。

當然，要開發(fā)一種新型顯微鏡，需要考慮的問題有很多。它必須有穩(wěn)定的機械設(shè)計，包括精確的移動載物臺和位置測量。還須詳細記錄光束如何照亮芯片上的每個點，以及隨后產(chǎn)生的衍射圖樣。要找到切實可行的方案來解決這些問題和其他問題，需要一個由14名工程師和物理學家組成的團隊共同努力。PyXL的幾何結(jié)構(gòu)也需要我們開發(fā)新的算法來解釋收集到的數(shù)據(jù)。這是一項艱難的工作，但到2018年年底，我們已經(jīng)成功探測了16納米集成電路，并于2019年10月公布了結(jié)果。在這些實驗中，我們使用PyXL以虛擬方式剝離了每一層互連，從而揭示了它們形成的電路。在早期測試中，我們在最靠近硅的互連層的設(shè)計文件中插入了一個小缺陷。當我們將這個版本的互連層與使用PyXL重建的芯片進行比較時，缺陷立即顯現(xiàn)出來了。

原則上，關(guān)于集成電路，甚至是以最先進的設(shè)備制造的集成電路，我們只需幾天的工作就可以使用PyXL來獲得其完整性的有用信息。如今的尖端處理器內(nèi)部的互連只相隔幾十納米，而我們的技術(shù)至少在原則上可以產(chǎn)生小于2納米的結(jié)構(gòu)圖像。

不過，提高分辨率確實需要更長時間。雖然我們制造的硬件能夠以最高分辨率完整掃描的區(qū)域可達1.2厘米×1.2厘米，但這樣做是不切實際的。放大感興趣的區(qū)域可以更好地利用時間。在我們最初的實驗中，對一側(cè)0.3毫米厚的芯片上的一個方形區(qū)域進行低分辨率（500納米）掃描需要30個小時。對芯片上一個更小的區(qū)域（僅40微米寬）進行高分辨率（19納米）掃描則耗時60小時。

成像速率基本上受到我們在瑞士光源上可用的X射線通量的限制。但其他設(shè)施有著更高的X射線通量，目前人們正在研究提高X射線源“亮度”的方法，也就是將產(chǎn)生的光子數(shù)量、光束面積及其傳播速度結(jié)合起來。例如，瑞典隆德的MAX IV實驗室開創(chuàng)了一種將其亮度提高兩個數(shù)量級的方法。通過新的X射線光學方法，還可以將其提高一到兩個數(shù)量級。結(jié)合這些改進，有一天，總通量會提高1萬倍。有了這個更高的通量，我們實現(xiàn)2納米分辨率的時間應(yīng)該比現(xiàn)在實現(xiàn)19納米分辨率所需的時間更短。我們的系統(tǒng)還可以在30個小時內(nèi)，以250納米的分辨率測量一個1平方厘米的集成電路，其大小與蘋果M1處理器相當。此外，還有其他提高成像速度和分辨率的方法，比如更穩(wěn)定地探測光束和改進我們的算法，以解釋集成電路的設(shè)計規(guī)則以及X射線曝光量過高可能導致的變形。

現(xiàn)在我們已經(jīng)可以從集成電路的互連布局中了解很多信息，隨著進一步的改進，我們應(yīng)該能夠全面了解它，包括它所使用的材料。16納米技術(shù)節(jié)點包括銅、鋁、鎢和被稱為硅化物的化合物。我們甚至可以對硅晶格中的應(yīng)變進行局部測量，這種應(yīng)變來自制造尖端設(shè)備的多層制造工藝。

銅互連技術(shù)正在接近其極限，因此識別材料可能尤為重要。在當代CMOS電路中，銅互連容易受到電遷移的影響，電流會將銅原子踢出對齊的隊列，并在結(jié)構(gòu)中造成空隙。為了應(yīng)對這種情況，互連被包裹在屏障材料中。但這些護套可能會太厚，以至于幾乎無法給銅留下空間，導致互連電阻太大。因此，人們正在探索鈷和釕等替代材料。我們所討論的互連非常精細，因此需要達到10納米以下的分辨率才能將它們區(qū)分開來。我們有理由相信目標一定會實現(xiàn)。為支持構(gòu)建新的和升級的X射線源，世界各地的研究人員提出了將PXCT和PyXL應(yīng)用于硬件和濕件（大腦）的“連接體”，這也是關(guān)鍵論點之一。與此同時，我們在加利福尼亞和瑞士的實驗室仍在努力開發(fā)更好的硬件和軟件。所以在不久的將來，如果對自己的新CPU感到懷疑，或者對競爭對手的CPU感到好奇，你可以對它的內(nèi)部工作方式進行一次“飛越”之旅，以確保一切正常。