機(jī)器視覺已經(jīng)在世界上迅速找到了自己的位置。從樹上看到和采摘橙子。注視檢測針對危險不明的駕駛員。在工廠車間移動的工業(yè)機(jī)器人依靠它進(jìn)行安全障礙物檢測。

物聯(lián)網(wǎng)端點(diǎn)位于嵌入式視覺的前沿。而且，與其他前沿領(lǐng)域一樣，也存在挑戰(zhàn)，其中最重要的是電源效率。是否可以在不超出節(jié)點(diǎn)功率容量的情況下在極端邊緣進(jìn)行推理？

這個問題值得考慮。這是因?yàn)樵谶吘夁M(jìn)行推理可以避免不加選擇地將數(shù)據(jù)（其中只有一些是可操作的）傳輸?shù)皆七M(jìn)行分析。這降低了存儲成本。此外，訪問云會損害延遲并抑制實(shí)時功能。傳輸數(shù)據(jù)是易受攻擊的數(shù)據(jù)，因此端點(diǎn)處理更可取。這對于降低支付給網(wǎng)絡(luò)運(yùn)營商的成本也是有利的。

一種全新的 SoC 架構(gòu)方法

然而，對于所有這些好處，一個主要的絆腳石仍然存在。使用傳統(tǒng)微控制器的器件的功耗限制阻礙了極端邊緣的神經(jīng)網(wǎng)絡(luò)推理。

傳統(tǒng)的微控制器（MCU）性能無法達(dá)到周期密集型操作。方法喚醒解決方案可能依賴于機(jī)器視覺進(jìn)行對象分類，而機(jī)器視覺又需要卷積神經(jīng)網(wǎng)絡(luò) （CNN） 執(zhí)行矩陣乘法運(yùn)算，從而轉(zhuǎn)換為數(shù)百萬乘法累加 （MAC） 計算（圖 1）。

圖 1.到目前為止，微控制器無法承受大容量乘法累加（MAC）的效率問題一直是絆腳石。

MCU存在各種各樣的神經(jīng)網(wǎng)絡(luò)。但是，這些未能作為生產(chǎn)就緒的解決方案流行起來，因?yàn)樗璧男阅軣o法超越電源障礙。

克服功耗-性能難題是為什么對處理器角色和 SoC 架構(gòu)采用全新方法的解決方案是有意義的。采用這種新方法需要了解物聯(lián)網(wǎng)端點(diǎn)有三個工作負(fù)載需要處理才能成功推理。一個是程序性的，一個是用于數(shù)字信號處理的，一個是執(zhí)行大量的MAC操作。滿足每個工作負(fù)載獨(dú)特需求的一種方法是在 SoC 中將用于信號處理和機(jī)器學(xué)習(xí)的雙 MAC 16 位 DSP 和用于程序負(fù)載的 Arm Cortex-M CPU 組合在一起。

這種混合多核架構(gòu)充分利用了 DSP 雙存儲體、零環(huán)路開銷和復(fù)雜地址生成。有了它，可以處理工作負(fù)載的任意組合：例如，網(wǎng)絡(luò)堆棧，RTOS，數(shù)字濾波器，時頻轉(zhuǎn)換，RNN，CNN以及傳統(tǒng)的類似人工智能的搜索，決策樹和線性回歸。圖 2 顯示了當(dāng) DSP 架構(gòu)優(yōu)勢發(fā)揮作用時，神經(jīng)網(wǎng)絡(luò)計算性能如何提高 2 倍甚至 3 倍。

圖 2.矩陣乘法 （NxN） 基準(zhǔn)測試。

僅靠架構(gòu)更改是不夠的

無論是對于嵌入式視覺系統(tǒng)還是依賴于顯著提高神經(jīng)網(wǎng)絡(luò)效率的任何其他系統(tǒng)，實(shí)施混合多核架構(gòu)都很重要。但是，當(dāng)目標(biāo)是將功耗降至mW范圍時，必須做更多的工作。認(rèn)識到這一需求，埃塔計算獲得了專利的連續(xù)電壓和頻率調(diào)節(jié)（CVFS）。

CVFS 克服了動態(tài)電壓頻率縮放或 DVFS 遇到的問題。DVFS確實(shí)利用了降低功率的選項，即降低電壓。缺點(diǎn)是，當(dāng)執(zhí)行此選項時，最大頻率會降低。這個問題將DVFS的有效性固定在一個狹窄的范圍內(nèi)——一個由嚴(yán)格限制數(shù)量的預(yù)定義離散電壓電平定義，并束縛在幾百mV的電壓范圍內(nèi)。

相比之下，為了在最有效的電壓下實(shí)現(xiàn)一致的 SoC 操作，CVFS 使用自定時邏輯。通過自定時邏輯，每個器件都可以在連續(xù)的范圍內(nèi)自動調(diào)整電壓和頻率。CVFS比DVFS更有效，也比亞閾值設(shè)計更容易實(shí)施，CVFS在另一個重要方面也與這些不同。這個關(guān)鍵的區(qū)別在于，上面提到的混合多核架構(gòu)使CVFS已經(jīng)做的好處成倍增加。

生產(chǎn)級極致邊緣

極端邊緣的端點(diǎn)（例如用于人員檢測的端點(diǎn)）具有特定需求。雖然已發(fā)布的神經(jīng)網(wǎng)絡(luò)可供任何人用于這些物聯(lián)網(wǎng)端點(diǎn)，但它們并未針對這些需求進(jìn)行優(yōu)先級排序。使用領(lǐng)先的設(shè)計技術(shù)優(yōu)化這些網(wǎng)絡(luò)可以解決這個問題。

除了使用先進(jìn)的設(shè)計方法外，我們在Eta計算中采用的神經(jīng)網(wǎng)絡(luò)優(yōu)化方法還集中在我們的生產(chǎn)級神經(jīng)傳感器處理器ECM3532上（圖3）。它融合了混合多核架構(gòu)和 CVFS 技術(shù)的所有優(yōu)勢。

圖 3.Eta Compute ECM3532 神經(jīng)傳感器處理器采用混合多核架構(gòu)，其中 Arm Cortex-M3 處理器、恩智浦 CoolFlux DSP、512KB 閃存、352KB SRAM 和支持外設(shè)集成在 SoC 中，可實(shí)現(xiàn)在 mW 范圍內(nèi)的極端邊緣進(jìn)行推理。

獲得的知識

圖4所示的測試結(jié)果表明，為了將深度學(xué)習(xí)引入嵌入式視覺系統(tǒng)，電力成本不必上升到不可接受的水平。雖然沒有一根魔杖可以滿足耗電的神經(jīng)網(wǎng)絡(luò)的需求，但將MCU能效和DSP優(yōu)勢與網(wǎng)絡(luò)優(yōu)化相結(jié)合的方法可以幫助應(yīng)用程序避免僅依靠云計算而導(dǎo)致的安全性，延遲和低效率問題。

圖 4.在對人員檢測模型的測試中，包括攝像頭在內(nèi)的平均系統(tǒng)功率達(dá)到5.6mW。對于此測試，速率為每秒 1.3 次推理，但進(jìn)一步優(yōu)化應(yīng)將平均系統(tǒng)功耗降低到 4mW，同時將速率提高到每秒 2 次推理。

審核編輯：郭婷