嵌入式系統(tǒng)受益于多核處理器的使用，具有更高的吞吐量和更好的尺寸、重量和功耗（SWaP）。具有異構(gòu)處理器內(nèi)核的處理器增加了將應(yīng)用程序與每種內(nèi)核類型的功能相匹配的能力，從而進(jìn)一步提高了吞吐量和 SWaP。多核處理器的優(yōu)勢伴隨著軟件架構(gòu)復(fù)雜性的增加，以最大限度地提高處理器內(nèi)核的利用率。對于實時系統(tǒng)，特別是安全關(guān)鍵型系統(tǒng)，由于處理器內(nèi)核之間共享資源的爭用，多核處理器對嚴(yán)格的確定性提出了重大挑戰(zhàn)。這種挑戰(zhàn)隨著異構(gòu)內(nèi)核的增加而增加，因為最壞情況下的執(zhí)行時間可能會有所不同，具體取決于應(yīng)用程序執(zhí)行的核心。

為了更詳細(xì)地探討這種權(quán)衡，請考慮恩智浦? i.MX 8QuadMax應(yīng)用處理器中的異構(gòu)內(nèi)核（圖1）。8QuadMax i.MX 具有四個 Arm? Cortex-A53? 內(nèi)核和兩個 Cortex-A72 內(nèi)核，通過將每個應(yīng)用任務(wù)的性能要求與不同內(nèi)核的性能容量相匹配，實現(xiàn)功耗優(yōu)化。與A53內(nèi)核相比，A72內(nèi)核的性能大約是其兩倍，但功耗更高。

圖1：恩智浦 i.MX 8架構(gòu)

為了實現(xiàn)多核解決方案的吞吐量和 SWaP 優(yōu)勢，軟件架構(gòu)需要支持可用處理器內(nèi)核的高利用率。必須支持所有多核功能，從啟用內(nèi)核的并發(fā)操作（與可用內(nèi)核在啟動時強(qiáng)制進(jìn)入空閑狀態(tài)或保持重置相比）到提供確定性負(fù)載平衡機(jī)制。軟件多處理架構(gòu)越靈活，系統(tǒng)架構(gòu)師實現(xiàn)高利用率所需的工具就越多。

軟件多處理架構(gòu)

與多處理器系統(tǒng)一樣，多核處理器上的軟件架構(gòu)可以按內(nèi)核之間的共享和協(xié)調(diào)量進(jìn)行分類。對于基于多核的系統(tǒng)，最簡單的軟件架構(gòu)是非對稱多處理 （AMP），其中每個內(nèi)核獨立運行，每個內(nèi)核都有自己的操作系統(tǒng)或虛擬機(jī)管理程序/來賓操作系統(tǒng)對。每個內(nèi)核運行不同的應(yīng)用程序，內(nèi)核之間在調(diào)度方面幾乎沒有或根本沒有有意義的協(xié)調(diào)。由于缺乏負(fù)載平衡，難以緩解共享資源爭用，以及無法跨內(nèi)核執(zhí)行協(xié)調(diào)活動（如全面的內(nèi)置測試所需的），這種解耦可能導(dǎo)致未充分利用。

AMP 的現(xiàn)代替代方案是對稱多處理 （SMP），其中單個操作系統(tǒng)控制所有資源，包括哪些應(yīng)用程序線程在哪些內(nèi)核上運行。此體系結(jié)構(gòu)易于編程，因為所有內(nèi)核都“對稱”訪問資源，從而釋放操作系統(tǒng)以將任何線程分配給任何內(nèi)核。對于具有異構(gòu)內(nèi)核的處理器（如 i.MX 8QuadMax），不知道應(yīng)用程序?qū)⒃谀姆N類型的內(nèi)核上運行可能會導(dǎo)致廣泛的執(zhí)行時間，從而顯著影響確定性性能。

直接解決這個問題的是，綁定多處理 （BMP） 是一種增強(qiáng)且受限制的 SMP 形式，可靜態(tài)地將應(yīng)用程序的任務(wù)/線程綁定到特定內(nèi)核。該靜態(tài)綁定允許系統(tǒng)架構(gòu)師嚴(yán)格控制多個內(nèi)核的并發(fā)操作。

確保確定性行為

除了實現(xiàn)多核處理器的吞吐量和SWaP目標(biāo)外，安全關(guān)鍵型系統(tǒng)還需要為每個應(yīng)用保持可預(yù)測的最壞情況執(zhí)行時間（WCET）。使用 BMP 來限制與應(yīng)用程序配對的內(nèi)核類型是確保異構(gòu)系統(tǒng)中確定性行為的重要組成部分。確保確定性的其他技術(shù)是時間和空間分區(qū)以及管理共享資源的爭用。

在單核處理器中，多個安全關(guān)鍵型應(yīng)用程序可以通過對托管應(yīng)用程序之間的內(nèi)存空間進(jìn)行可靠的分區(qū)，在同一處理器上執(zhí)行。內(nèi)存空間分區(qū)將內(nèi)存的非重疊部分專用于在給定時間運行的每個應(yīng)用程序，由處理器的內(nèi)存管理單元 （MMU） 強(qiáng)制執(zhí)行。通過使用時間分區(qū)可以進(jìn)一步增強(qiáng)確定性，時間分區(qū)將固定時間間隔（稱為主幀）劃分為一系列稱為分區(qū)時間窗口的固定子間隔。每個應(yīng)用程序都分配有一個或多個分區(qū)時間窗口，窗口的長度和數(shù)量由應(yīng)用程序的WCET和所需的重復(fù)率驅(qū)動。

多核干擾挑戰(zhàn)確定性

在多核環(huán)境中，可以有多個應(yīng)用程序跨不同內(nèi)核同時運行。這些并發(fā)應(yīng)用程序都需要訪問處理器的資源。每個處理內(nèi)核都有一些專用資源，但大多數(shù)資源在處理器內(nèi)核之間共享，包括內(nèi)存控制器、I/O、共享高速緩存以及連接它們的內(nèi)部結(jié)構(gòu)。當(dāng)多個處理器內(nèi)核嘗試同時訪問同一資源時，會導(dǎo)致對這些共享資源的爭用。在安全關(guān)鍵型應(yīng)用（如航空電子設(shè)備）中，主要關(guān)注的是這種共享資源爭用如何導(dǎo)致在一個內(nèi)核上運行的應(yīng)用程序干擾在另一個內(nèi)核上運行的應(yīng)用程序，從而對確定性、服務(wù)質(zhì)量以及最終的安全性產(chǎn)生負(fù)面影響。

如果不加以緩解，共享資源爭用的影響可能會很大。僅檢查其中一個共享資源DDR內(nèi)存，人們可能會猜測，當(dāng)另一個內(nèi)核嘗試訪問相同的內(nèi)存并且兩個內(nèi)核都運行內(nèi)存受限的應(yīng)用程序時，WCET可能會翻倍。實際上，由于共享資源仲裁和調(diào)度算法中的非線性行為，WCET可以增加8倍，而不僅僅是2倍。嘗試訪問 DDR 內(nèi)存或爭用其他資源（如片上互連）的其他內(nèi)核可能導(dǎo)致 WCET 進(jìn)一步顯著增長（圖 2）。

圖 2：多核干擾的增長速度快于內(nèi)核數(shù)。

多核干擾緩解

緩解多核干擾的一種方法是手動安排應(yīng)用程序，以最大程度地減少資源爭用。這種方法不會消除所有干擾，并且每當(dāng)修改任何單個應(yīng)用程序或添加新應(yīng)用程序時，都需要重新測試和驗證所有應(yīng)用程序。另一種方法是一次只安排一個多任務(wù)應(yīng)用程序運行。任務(wù)之間仍將發(fā)生干擾，但不會干擾其他應(yīng)用程序。這種方法在具有異構(gòu)內(nèi)核的處理器上特別無效，因為不同內(nèi)核類型的執(zhí)行時間會有所不同。

更一般的方法是讓操作系統(tǒng)管理共享資源爭用。就像操作系統(tǒng)使用硬件 MMU 通過將不同的內(nèi)存區(qū)域分配給不同的應(yīng)用程序來實現(xiàn)空間分區(qū)一樣，操作系統(tǒng)可以基于每個內(nèi)核為共享資源分配帶寬。解決操作系統(tǒng)中的多核干擾問題為系統(tǒng)集成商提供了有效、靈活和敏捷的解決方案。它還簡化了新應(yīng)用程序的添加，而無需對系統(tǒng)體系結(jié)構(gòu)進(jìn)行重大更改，并減少重新驗證活動。

航空電子中異構(gòu)內(nèi)核的示例解決方案

恩智浦 i.MX 8QuadMax應(yīng)用處理器包括四個共享1MB L2高速緩存的臂式皮層-A53內(nèi)核和兩個共用另一個1MB二級高速緩存的臂式皮質(zhì)-A72內(nèi)核。該處理器還包括兩個用于卸載系統(tǒng)功能的Cortex-M4F內(nèi)核和兩個能夠運行OpenCL，火神和OpenVX視覺加速的GPU。i.MX 8 的一個獨特功能是硬件資源分區(qū)，其中系統(tǒng)控制器將外設(shè)和內(nèi)存區(qū)域提交到客戶定義的特定域中。域之間的任何通信都被迫使用通過硬件消息傳遞單元運行的消息傳遞協(xié)議。i.MX8QuadMax面向廣泛的應(yīng)用，包括工業(yè)HMI（人機(jī)界面）和控制、電子駕駛艙（eCockpit）、平視顯示器、樓宇自動化和單板計算機(jī)。

綠山的 INTEGRITY-178 tuMP? 多核實時操作系統(tǒng)是一個統(tǒng)一的操作系統(tǒng)，可在 i.MX 8 中的所有 64 位處理器內(nèi)核上運行，并支持 AMP、SMP 和 BMP 的同時組合。RTOS 的時變統(tǒng)一多處理 （tuMP） 方法為將安全關(guān)鍵和安全關(guān)鍵型應(yīng)用程序移植、擴(kuò)展和優(yōu)化到多核架構(gòu)提供了最大的靈活性。INTEGRITY-178 tuMP 使用跨所有內(nèi)核運行的時間分區(qū)內(nèi)核，該內(nèi)核允許應(yīng)用程序綁定到一個核心或稱為地緣組的核心組。如果需要，可以進(jìn)一步限制地緣組中應(yīng)用程序的每個任務(wù)在特定內(nèi)核上運行。對于 i.MX 8QuadMax 處理器，系統(tǒng)架構(gòu)師可以使用地緣組來確保給定應(yīng)用程序的任務(wù)僅在 Cortex-A72 內(nèi)核上執(zhí)行，或僅在 Cortex-A53 內(nèi)核上執(zhí)行（圖 3）。?

圖 3：使用地緣組，一個應(yīng)用程序綁定到兩個 Cortex-A72 內(nèi)核，而另外兩個應(yīng)用程序綁定到 Cortex-A53 內(nèi)核集。

INTEGRITY-178 tuMP 直接解決多核干擾，包括根據(jù)最嚴(yán)格的安全級別開發(fā)的帶寬分配和監(jiān)控 （BAM） 功能。BAM 功能監(jiān)視并強(qiáng)制將帶寬分配給每個處理器核心的共享資源。BAM 模擬基于硬件的高速率方法，以確保每個核心使用共享資源的持續(xù)分配實施。BAM 在整個應(yīng)用程序的執(zhí)行時間窗口中平穩(wěn)地調(diào)節(jié)帶寬，從而允許同一執(zhí)行時間窗口中的其他應(yīng)用程序獲取其分配的共享資源部分。使用前面的內(nèi)存訪問干擾示例，將 50% 的內(nèi)存帶寬分配給高關(guān)鍵性應(yīng)用程序會導(dǎo)致近乎恒定的 WCET，即使干擾內(nèi)核的數(shù)量增加，當(dāng)存在多個干擾內(nèi)核時，WCET 會降低 8 倍（圖 4）。此功能可有效緩解多核干擾，大大降低集成和認(rèn)證風(fēng)險，同時使集成商能夠獲得多核處理器的最大性能優(yōu)勢。

圖 4：使用 BAM 將 50% 的共享資源帶寬分配給關(guān)鍵應(yīng)用程序后，WCET 幾乎是恒定的，并且大大減少。

恩智浦 i.MX 8QuadMax為優(yōu)化航空電子設(shè)備和其他嵌入式實時系統(tǒng)中的SWaP提供了重要機(jī)會。Cortex-A72 和 Cortex-A53 內(nèi)核的組合使系統(tǒng)架構(gòu)師能夠強(qiáng)調(diào)性能或能效，以創(chuàng)建最佳的系統(tǒng)級解決方案。相應(yīng)的軟件架構(gòu)需要具有靈活性和控制力，以充分利用這些異構(gòu)應(yīng)用程序內(nèi)核，同時保持嚴(yán)格的確定性。結(jié)合使用地緣組或某種其他形式的 BMP 的能力以及用于多核干擾緩解的解決方案（如 BAM）使 i.MX 8QuadMax 能夠在安全關(guān)鍵型應(yīng)用中有效使用。

審核編輯：郭婷