91欧美超碰AV自拍|国产成年人性爱视频免费看|亚洲 日韩 欧美一厂二区入|人人看人人爽人人操aV|丝袜美腿视频一区二区在线看|人人操人人爽人人爱|婷婷五月天超碰|97色色欧美亚州A√|另类A√无码精品一级av|欧美特级日韩特级

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

淺析Vitis/Vivado軟件安裝(2022.2)

雷達(dá)通信電子戰(zhàn) ? 來源:軟硬件技術(shù)開發(fā) ? 作者:軟硬件技術(shù)開發(fā) ? 2022-10-24 09:39 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

Vitis/Vivado自2021.1版本開始每年出2個(gè)版本,第一個(gè)版本在4月,第二版本在10月,這不,最新的2022.2剛更新了。由于安裝軟件實(shí)在太大(2022.2達(dá)到了89.4GB),大家可以自行注冊(cè)相關(guān)賬號(hào)在線安裝或下載后安裝。 f8ca0a46-52dc-11ed-a3b6-dac502259ad0.png

安裝流程很簡(jiǎn)單,需要注意的就是要關(guān)閉或退出殺毒軟件或xx管家,電腦用戶名和安裝路徑不要有中文和空格。假如在之后的使用過程中,有運(yùn)行中的管家,需要注意是否查殺了某些文件,這可能會(huì)導(dǎo)致使用軟件異常。

f8ff6d8a-52dc-11ed-a3b6-dac502259ad0.png

可以看出版本的更新重點(diǎn)在于Versal器件,但Xilinx被AMD收購后,為了讓用戶安心設(shè)計(jì),還正式宣布了:7系列器件的產(chǎn)品生命周期至少延長(zhǎng)至2035年。

f932894a-52dc-11ed-a3b6-dac502259ad0.png

雖然7系列器件是28nm工藝,但是由于封禁或疫情帶來的供應(yīng)鏈壓力,在項(xiàng)目中使用哪款器件設(shè)計(jì)則變得非常重要,若器件停產(chǎn)或封禁都會(huì)讓設(shè)計(jì)成本變得無法承受。 封禁和疫情帶來的是挑戰(zhàn)也是機(jī)遇,這給了國(guó)產(chǎn)器件更大的空間和容忍,同時(shí)也帶來了更大的人才需求。國(guó)內(nèi)FPGA市場(chǎng)正在快速發(fā)展,國(guó)產(chǎn)化替代空間大,這是國(guó)內(nèi)FPGA廠商的優(yōu)勢(shì)。

國(guó)內(nèi)的FPGA廠商,例如安路科技和紫光同創(chuàng)等,也都在努力奪取越來越多的國(guó)內(nèi)份額,國(guó)外FPGA例如AMD和英特爾在我國(guó)的FPGA市場(chǎng)占有率從最初的100%已下降到不足90%,并在加速降低。 作為一名普通工程師,不僅可以喊:“加油,中國(guó)芯片!”。還可以用實(shí)際行動(dòng)來支持:雖然可能不好用,但會(huì)去嘗試,前提是國(guó)內(nèi)FPGA廠商能看見中小企業(yè)用戶和普通工程師們。






審核編輯:劉清

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1660

    文章

    22412

    瀏覽量

    636346
  • amd
    amd
    +關(guān)注

    關(guān)注

    25

    文章

    5684

    瀏覽量

    139974

原文標(biāo)題:Vitis/Vivado軟件安裝(2022.2)

文章出處:【微信號(hào):雷達(dá)通信電子戰(zhàn),微信公眾號(hào):雷達(dá)通信電子戰(zhàn)】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    全新AMD Vitis統(tǒng)一軟件平臺(tái)2025.2版本發(fā)布

    AMD Vitis統(tǒng)一軟件平臺(tái) 2025.2 版現(xiàn)已推出,此版本為使用 AMD Versal AI Engine 的高性能 DSP 應(yīng)用提供了更出色的設(shè)計(jì)環(huán)境,還增強(qiáng)了仿真功能以加快復(fù)雜設(shè)計(jì)。
    的頭像 發(fā)表于 12-12 15:06 ?654次閱讀

    如何在AMD Vitis Unified IDE中使用系統(tǒng)設(shè)備樹

    您將在這篇博客中了解系統(tǒng)設(shè)備樹 (SDT) 以及如何在 AMD Vitis Unified IDE 中使用 SDT 維護(hù)來自 XSA 的硬件元數(shù)據(jù)。本文還講述了如何對(duì) SDT 進(jìn)行操作,以便在 Vitis Unified IDE 中實(shí)現(xiàn)更靈活的使用場(chǎng)景。
    的頭像 發(fā)表于 11-18 11:13 ?3118次閱讀
    如何在AMD <b class='flag-5'>Vitis</b> Unified IDE中使用系統(tǒng)設(shè)備樹

    AMD Vitis AI 5.1測(cè)試版現(xiàn)已開放下載

    AMD Vitis AI 5.1全新發(fā)布——新增了對(duì) AMD Versal AI Edge 系列神經(jīng)網(wǎng)絡(luò)處理單元( NPU )的支持。Vitis AI 包含優(yōu)化的 NPU IP、模型編譯工具和部署 API,可在嵌入式平臺(tái)上實(shí)現(xiàn)可擴(kuò)展的高性能推理。
    的頭像 發(fā)表于 11-08 09:24 ?1309次閱讀

    vivado連接Atry A7-35T死機(jī)怎么解決?

    前提條件: 1)開發(fā)板是Digilent的ARTY A7-35T開發(fā)版,也就是《手把手教你設(shè)計(jì)CPU-RISC-V處理器》中介紹的那塊板子 2)vivado安裝正常,可以啟動(dòng),跑make mcs
    發(fā)表于 11-07 06:05

    AMD Vitis AI 5.1測(cè)試版發(fā)布

    AMD Vitis AI 5.1全新發(fā)布——新增了對(duì) AMD Versal AI Edge 系列神經(jīng)網(wǎng)絡(luò)處理單元 (NPU) 的支持。Vitis AI 包含優(yōu)化的 NPU IP、模型編譯工具和部署 API,可在嵌入式平臺(tái)上實(shí)現(xiàn)可擴(kuò)展的高性能推理。
    的頭像 發(fā)表于 10-31 12:46 ?796次閱讀

    vcs和vivado聯(lián)合仿真

    我們可能就需要用到vcs核vivado聯(lián)合仿真。 1.Vivdao仿真庫編譯 打開vivado軟件,點(diǎn)擊Tools–&gt;Compile Simulation Libraries
    發(fā)表于 10-24 07:28

    FPGA開發(fā)板vivado綜合、下載程序問題匯總

    問題 做vivado綜合時(shí),可能會(huì)出現(xiàn)識(shí)別不到FPGA開發(fā)板的問題。我們用的是DDR200T開發(fā)板,在確定jtag接線無誤后,我們懷疑是驅(qū)動(dòng)程序的問題。我們采用的方法是將驅(qū)動(dòng)程序卸了再重新安裝。 可以
    發(fā)表于 10-24 07:12

    vivado仿真時(shí)GSR信號(hào)的影響

    利用vivado進(jìn)行設(shè)計(jì)xilinx FPGA時(shí),寫完設(shè)計(jì)代碼和仿真代碼后,點(diǎn)擊run simulation(啟動(dòng)modelsim進(jìn)行仿真)。
    的頭像 發(fā)表于 08-30 14:22 ?1373次閱讀
    <b class='flag-5'>vivado</b>仿真時(shí)GSR信號(hào)的影響

    如何在Unified IDE中創(chuàng)建視覺庫HLS組件

    最近我們分享了開發(fā)者分享|AMD Vitis HLS 系列 1 - AMD Vivado IP 流程(Vitis 傳統(tǒng) IDE)和開發(fā)者分享|AMD Vitis HLS 系列 2:AM
    的頭像 發(fā)表于 07-02 10:55 ?1442次閱讀
    如何在Unified IDE中創(chuàng)建視覺庫HLS組件

    全新AMD Vitis統(tǒng)一軟件平臺(tái)2025.1版本發(fā)布

    全新 AMD Vitis 統(tǒng)一軟件平臺(tái) 2025.1 版正式上線!此最新版本為使用 AMD Versal AI 引擎的高性能 DSP 應(yīng)用提供了改進(jìn)后的設(shè)計(jì)環(huán)境。
    的頭像 發(fā)表于 06-24 11:44 ?1758次閱讀

    使用AMD Vitis Unified IDE創(chuàng)建HLS組件

    這篇文章在開發(fā)者分享|AMD Vitis HLS 系列 1 - AMD Vivado IP 流程(Vitis 傳統(tǒng) IDE) 的基礎(chǔ)上撰寫,但使用的是 AMD Vitis Unifie
    的頭像 發(fā)表于 06-20 10:06 ?2337次閱讀
    使用AMD <b class='flag-5'>Vitis</b> Unified IDE創(chuàng)建HLS組件

    如何使用AMD Vitis HLS創(chuàng)建HLS IP

    本文逐步演示了如何使用 AMD Vitis HLS 來創(chuàng)建一個(gè) HLS IP,通過 AXI4 接口從存儲(chǔ)器讀取數(shù)據(jù)、執(zhí)行簡(jiǎn)單的數(shù)學(xué)運(yùn)算,然后將數(shù)據(jù)寫回存儲(chǔ)器。接著會(huì)在 AMD Vivado Design Suite 設(shè)計(jì)中使用此 HLS IP,并使用嵌入式
    的頭像 發(fā)表于 06-13 09:50 ?1876次閱讀
    如何使用AMD <b class='flag-5'>Vitis</b> HLS創(chuàng)建HLS IP

    如何使用One Spin檢查AMD Vivado Design Suite Synth的結(jié)果

    本文講述了如何使用 One Spin 檢查 AMD Vivado Design Suite Synth 的結(jié)果(以 Vivado 2024.2 為例)。
    的頭像 發(fā)表于 05-19 14:22 ?1296次閱讀
    如何使用One Spin檢查AMD <b class='flag-5'>Vivado</b> Design Suite Synth的結(jié)果

    比較好的系統(tǒng)驅(qū)動(dòng)安裝軟件

    比較好的 系統(tǒng)驅(qū)動(dòng)安裝軟件 驅(qū)動(dòng)人生海外版
    發(fā)表于 05-06 16:06 ?0次下載

    Vivado 2018.3軟件的使用教程

    大家好,歡迎來到至芯科技FPGA煉獄營(yíng)地,準(zhǔn)備開啟我們的偉大征程!正所謂“兵馬未動(dòng),糧草先行”,戰(zhàn)前的準(zhǔn)備自是必不可少,在FPGA的漫漫沙場(chǎng),我們何以入場(chǎng),何以取勝呢?在這里我們?yōu)楦魑粦?zhàn)友準(zhǔn)備了vivado 2018.3的使用教程。
    的頭像 發(fā)表于 04-30 14:14 ?3378次閱讀
    <b class='flag-5'>Vivado</b> 2018.3<b class='flag-5'>軟件</b>的使用教程