AMD XILINX 近期全新推出了 Vivado ML Editions 2022.2 版給工具集帶來(lái)了多項(xiàng)重大改進(jìn)與增強(qiáng)功能。
主要亮點(diǎn)
推出電源設(shè)計(jì)管理器:
電源設(shè)計(jì)管理器 (PDM) 是全新的下一代功耗評(píng)估平臺(tái),設(shè)計(jì)目的是為 Versal 和 Kria SOM 提供準(zhǔn)確一致的功耗估計(jì)能力。電源設(shè)計(jì)管理器是 Versal Prime、Premium、AI Core 和 AI Edge 系列等 Versal 產(chǎn)品家族的首選功耗評(píng)估工具。
PDM 為 Versal ACAP 硬 IP 塊提供增強(qiáng)向?qū)В?jiǎn)化從 XPE 向 PDM 的遷移,幫助用戶獲得準(zhǔn)確的功耗評(píng)估。

面向 Versal 器件和 UltraScale+ 器件
的智能設(shè)計(jì)運(yùn)行 (IDR) 增強(qiáng)功能
智能設(shè)計(jì)運(yùn)行 (IDR) 是基本無(wú)需用戶干預(yù)的一鍵式時(shí)序收斂流程。在 2022.2 版中,我們首次為 Versal 器件提供 IDR 增強(qiáng)功能。使用 IDR 后,我們看到 Versal ACAP 設(shè)計(jì)的 QoR 平均提高 5%,UltraScale+ 器件設(shè)計(jì)的 QoR 平均提高 10%。下面是用 Explore 策略運(yùn)行設(shè)計(jì)和用 IDR 流程運(yùn)行設(shè)計(jì)的比較。為了比較 QoR,我們測(cè)量了一系列設(shè)計(jì)中的最差建立時(shí)間時(shí)序裕量 (WNS)。WNS 是一個(gè)衡量最差建立時(shí)間時(shí)序裕量的指標(biāo),其滿足建立時(shí)間的值是大于等于0 納秒。


上圖所示的是用 Explore 策略和用智能設(shè)計(jì)運(yùn)行 (IDR) 在 48 個(gè) Versal ACAP 客戶設(shè)計(jì)上獲得的基準(zhǔn)測(cè)試結(jié)果。在這 48 個(gè)設(shè)計(jì)中,IDR 實(shí)現(xiàn)了對(duì) WNS 平均 5% 的改進(jìn)。
此外,還對(duì)指向 UltraScale+ 器件的一系列設(shè)計(jì)運(yùn)行了 IDR。下圖所示的是用 Explore 策略和用智能設(shè)計(jì)運(yùn)行 (IDR) 在 36 個(gè)客戶設(shè)計(jì)上獲得的基準(zhǔn)測(cè)試結(jié)果。在這些設(shè)計(jì)中,IDR 實(shí)現(xiàn)了對(duì) WNS 平均 10% 的改進(jìn)。

增量實(shí)現(xiàn)強(qiáng)化
Vivado IDE 中的增量實(shí)現(xiàn)流程允許用戶在后續(xù)的實(shí)現(xiàn)過(guò)程中直接使用以前工程的相同設(shè)計(jì)部分的實(shí)現(xiàn)結(jié)果,從而節(jié)省運(yùn)行時(shí)間,提高運(yùn)行結(jié)果的可預(yù)測(cè)性。
在 2022.2 版中,UltraScale+ 器件設(shè)計(jì)的編譯速度比默認(rèn)流程快 1.4 倍。現(xiàn)在也對(duì) Versal 單片器件提供增量實(shí)現(xiàn)功能。

根據(jù)在 68 個(gè) UltraScale+ 客戶設(shè)計(jì)中使用默認(rèn)流程和使用增量流程得到的基準(zhǔn)測(cè)試結(jié)果,增量流程的編譯速度加快了 1.4 倍。
Dynamic Function eXchange (DFX) 強(qiáng)化
抽象 Shell 是一項(xiàng)幫助所有可重配子模塊運(yùn)行縮短編譯時(shí)間的功能。2022.2 版允許抽象 Shell 支持 Versal 器件。
抽象 Shell 現(xiàn)在提供基于工程模式的支持。在基于工程模式支持下,該工具可自動(dòng)管理用戶的設(shè)計(jì)流程和設(shè)計(jì)數(shù)據(jù)。使用基于工程的支持模式,Vivado IDE 跟蹤設(shè)計(jì)歷程,存儲(chǔ)相關(guān)的設(shè)計(jì)信息。
此外,Dynamic Function eXchange 現(xiàn)在支持 Versal Premium SSI 器件。
Dynamic Function eXchange 具有通過(guò)下載部分比特文件動(dòng)態(tài)修改可重配邏輯子模塊,而其余邏輯將繼續(xù)不間斷運(yùn)行的功能。

審核編輯 :李倩
-
amd
+關(guān)注
關(guān)注
25文章
5684瀏覽量
139992 -
電源設(shè)計(jì)
+關(guān)注
關(guān)注
31文章
1834瀏覽量
69700 -
Xilinx
+關(guān)注
關(guān)注
73文章
2200瀏覽量
131158
原文標(biāo)題:Vivado? ML Editions 2022.2 最新更新
文章出處:【微信號(hào):gh_2d1c7e2d540e,微信公眾號(hào):XILINX開發(fā)者社區(qū)】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。
發(fā)布評(píng)論請(qǐng)先 登錄
探索AMD XILINX Versal Prime Series VMK180評(píng)估套件,開啟硬件創(chuàng)新之旅
AMD Vivado Design Suite 2025.2版本現(xiàn)已發(fā)布
AMD Vivado設(shè)計(jì)套件2025.1版本的功能特性
AMD Vivado ChipScope助力硬件調(diào)試
vivado仿真時(shí)GSR信號(hào)的影響
Vivado無(wú)法選中開發(fā)板的常見原因及解決方法
AMD Power Design Manager 2025.1現(xiàn)已推出
泰凌微電子推出三款全新無(wú)線通信模組
全新AMD Vitis統(tǒng)一軟件平臺(tái)2025.1版本發(fā)布
TeledyneLeCroy推出全新ASA ML汽車SerDes合規(guī)性測(cè)試軟件
使用AMD Vitis Unified IDE創(chuàng)建HLS組件
AMD Vivado Design Suite 2025.1現(xiàn)已推出
如何使用One Spin檢查AMD Vivado Design Suite Synth的結(jié)果
Vivado HLS設(shè)計(jì)流程
面向AI與機(jī)器學(xué)習(xí)應(yīng)用的開發(fā)平臺(tái) AMD/Xilinx Versal? AI Edge VEK280
AMD XILINX全新推出了Vivado ML Editions 2022.2版
評(píng)論